修士論文

ILC 衝突点モニター用 ピクセル検出器読み出し回路の設計開発

東北大学大学院理学研究科 物理学専攻

> 横山康博 平成 18 年

現在計画されている ILC (International Linear Collider) 実験計画は,重心エネル ギーが TeV 領域にまで到達する電子・陽電子衝突型加速器実験である.ILCの電子又 は陽電子のビームは 0.87ms の長さを持つバンチトレインが 5Hz, つまり約 200ms 間 隔で衝突を繰り返す.そのトレインは307.7ns 間隔,計2820のバンチから構成されて いる.これらの衝突によって対生成した電子ないし陽電子ビームの空間的分布から衝 突点におけるビームサイズを割り出し,加速器の運転に実時間でフィードバックを与 えることで、安定したビームの供給に資することが Pair Monitor の目的である.そし て、本研究の目的は Pair Monitor の読出し回路がビーム構造から要求される時間分解 能,感度,雑音レベルを明確にした上で,その要求を満たす回路の開発を行うことで ある.そのために行う主な研究は,回路シミュレータを用いた回路設計・評価とその 試作チップに対する評価試験である.本研究回路はアナログ・ディジタル混載回路で あり , 設計段階において , アナログ回路部には SPICE シミュレーションを , ディジタ ル回路部には verilog シミュレーションを用いた評価試験を行い性能要求を満たす回路 設計を行う.また,試作チップの評価試験ではシミュレーション結果の再現を期待し たが,コントロールレジスタ部において不具合動作を確認し,EB(Electron Beam) テスト・FIB (Focused Ion Beam) 加工により不具合個所の特定・回路内部の修正を 行っている.

なお,本研究回路の原案はJAXAの池田教授の発案によるものであり,東北大学で は,その回路のシミュレーションによる評価,及び修正を行った.また,本研究回路 の試作時においては,レイアウト設計を(株)デジアン・テクノロジー社に依頼し, 試作製造はMOSISに依頼した.製造された試作チップの評価試験は東北大学におい て行った.東北大学での研究は橋本健太郎君と共同で行われ,回路設計・評価,及び その試作チップに対する評価試験を共に行った.本論文においては回路設計・評価の 詳細を述べ,試作チップに対する評価試験については簡単に述べることとする.試作 チップに対する評価試験についての詳述は橋本健太郎君による論文[20]にある.

目 次

第1章	序論	9
1.1	ILC 実験計画	9
1.2	ILC が挑戦する物理	11
	1.2.1 Higgs study	11
	1.2.2 Supersymmetry	12
	1.2.3 Top Quark Study	13
1.3	ILC の構成	14
1.4	ILC 検出器の概要	15
	1.4.1 崩壊点検出器 (VTX)	16
	1.4.2 中間飛跡検出器 (SIT)	17
	1.4.3 タイムプロジェクションチェンバー (TPC)	17
	1.4.4 カロリメータ	18
	1.4.5 μ 粒子検出器	19
1.5	ビームプロファイル	19
第2章	Pair Monitor	20
2.1	Pair Monitor の原理	20
	2.1.1 e ⁺ e ⁻ ペアが電磁場から受ける力の導出	21
	2.1.2 Pair Monitor 上での e^+e^- ペアの分布	22
	2.1.3 σ_x の導出	23
	$2.1.4$ σ_u の導出	24
2.2	3D シリゴンピクセルセンサー	25
2.3	読み出し回路	27
		•
弗 3 草 。1	回路設計	28
3.1	回路の衆作日的	28
3.2	凹路慨観	33 95
ট.ট হ_4	こうビルことの凹始伸成	30 96
0.4		30 97
	3.4.1 UHAINI 凹路	37 49
	0.4.4 ブノロン前脚凹焰	42 45
2 K	うまう ヒーノ凹町 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	40 47
J .J	 3.1.2.2.12 2.5.1. COUNTS 同路 	±1 18
	3.5.1 BEGBNK4 回路	ч0 49
	3.5.3 DEC2B 回路	51
	3.5.2 REGBNK4 回路 3.5.3 DEC2B 回路	$\frac{49}{51}$

	3.5.4 DEC2N 回路	52
3.6	Glue 回路の構成	53
	3.6.1 CAPO 回路	54
	3.6.2 CAPB 回路	55
	3.6.3 CAPXY 回路	56
	3.6.4 CAPT 回路	58
	3.6.5 CAPL 回路	60
笋∕音	回路シミュレーションを用いた評価試験	69
77 - 1 - 1		62
4.1		62
4.2		03 67
	4.2.1 Skew テスト	07
		07 70
	4.2.3 電丁維日ナスト · · · · · · · · · · · · · · · · · · ·	70
4.0		73
4.3	Pair Monitor のハッククラリント処理のための	
		75
4.4	ティジタル部	76
	4.4.1 verilog $\mathcal{P} \equiv \mathcal{P} = \mathcal{P} = \mathcal{P}$	76
第5章	チップ製作	78
5.1	チップ製作のプロセス	78
5.2	レイアウト デバイス設計	79
5.3	レイアウト検証作業	79
5.4	チップ製造	80
0.1		00
第6章	評価試験	81
6.1	チップ試験のためのシステム.......................	82
6.2	評価方法,及びその結果...........................	82
6.3	故障解析.................................	84
	6.3.1 非破壊検査	84
	6.3.2 破壊検査	85
第7章	結論	91
7.1	まとめ	91
7.2	今後について	92
付録Δ	雷子雑音	94
ר איצ נו 		υı
付録B	チップのピン配置	95
付録C	ディジタル回路の波形	100
参考文南	式	103

図目次

1.1	初期の宇宙のエネルギーと温度	10
1.2	ILC での物理のターゲットと重心エネルギー...........	11
1.3	ヒッグス粒子の探索に用いられる反応...............	12
1.4	ILC デザインの概念図	14
1.5	GLD 検出器の外観 n	15
1.6	各検出器の位置関係	16
1.7	崩壊点検出器の構造図............................	16
1.8	中間飛跡検出器の構造図............................	17
1.9	電磁力カロリメータの構造図........................	18
1.10	ハドロンカロリメータの構造図	18
2.1	Pair Monitor (左)とその構成要素 (右) [16]	20
2.2	対生成した e^+e^- の散乱	21
2.3	ビームの座標系 [16]	22
2.4	Pair Monitor 上での衝突位置	22
2.5	衝突位置の分布	23
2.6	衝突位置半径に対するエネルギーの分布	23
2.7	IP での散乱角分布	24
2.8	Pair Monitor 上の方位角分布	24
2.9	アスペクト比に対 R に対する R_{pv}	25
2.10	3D ピクセルセンサー [9]	25
2.11	Pair Monitor でのエネルギーデポジットの分布	26
3.1	ILC におけるビーム構造	28
3.2	前研究回路の模式図・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	29
3.3	本研究回路の模式図・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	30
3.4	前研究回路の波形の4点サンプル	31
3.5	回路概観	33
3.6	回路の階層構造	34
3.7	ピクセルごとの回路構成	35
3.8	アナログ回路部の構成	36
3.9	CHAIN1 回路のシンボル(上)とその内部構成(下)	37
3.10	前置増幅回路サブブロック・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	38
3.11	前置増幅回路の入力信号	39
3.12	前置増幅回路の入力信号と出力信号・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	39
3.13	差動増幅回路サブブロック...........................	40

3.14	差動増幅回路の出力信号とそれらの差をとった波形	10
3.15	コンパレータ回路サブブロック	11
3.16	コンパレータ回路の出力信号とと差動増幅回路からの出力の差をとっ	
	た波形	11
3.17	アナログ制御回路・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	12
3.18	CHAIN3 回路のシンボル(左)とその内部構成(右)	13
3.19	DEC2回路のシンボル(左)とその内部構成(右)	14
3.20	モニタ回路	15
3.21	MON1 出力波形モニタ用信号	16
3.22	モニタ回路で MON1 の波形を観測	16
3.23	MON2 出力波形モニタ用信号	16
3.24	モニタ 回路で MON2 の波形を観測	16
3.25	MON3 出力波形モニタ用信号	16
3.26	モニタ 回路で MON3 の波形を観測	16
3.27	ディジタル回路の構成	17
3.28	COUNT8回路のシンボル(左)とその内部構成(右)	18
3.29	REGBNK4 回路のシンボル(左)とその内部構成(右)	50
3.30	DEC2B 回路のシンボル(左)とその内部構成(右) ?	51
3.31	DEC2N 回路のシンボル(左)とその内部構成(右)	52
3.32	Glue 回路の構成	53
3.33	CAPO 回路のシンボル(左)とその内部構成(右)	54
3.34	CAPB 回路のシンボル (左) とその内部構成 (右)	55
3.35	CAPXY 回路のシンボル	56
3.36	CAPXY 回路のシンボル (左) とその内部構成 (右) S	56
3.37	CAPT 回路のシンボル (左) とその内部構成 (右) :	58
3.38	CAPL 回路のシンボル(左)とその内部構成(右)	30
4.1		29
4.1)) 32
4.2	アプログ部の計画プスト・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・)) 35
4.0 4.4	モニク回路で MON1 の 波形を 観測	36 36
4.4	C 二 7 回路で MON2 の波形を観測 C ニ 7 回路で MON2 の波形を観測 C ニ 7 回路で MON2 の波形を観測	36
4.0	C= ノ 回時 C MONS の 次 か を 観 別	30
4.0		30
4.1		70
4.0		10 79
4.5		14 79
4 11	電源電圧のゆれに対する感度の評価田セットマップ	⊤⊿ 7२
4 19		⊤ ∪ 7/1
ч.12 Д 19	モルホモ」エッションレーションジョンションジョンドの理のためのシミュレーション対甲	1 H 75
ч.10	Tan Montol Wバラテラフラー 延生のためのクミュレーフョン細木	U
5.1	パッケージングされたチップ 8	30
5.2	パッケージを開封したチップ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	30

6.1	評価試験フローチャート	81
6.2	チップ試験用の基盤	82
6.3	シミュレーション結果	84
6.4	オシロスコープ画面	84
6.5	バイアス回路内部におけるトランジスタの Ⅰ-Ⅴ 特性	85
6.6	チップ周辺図	85
6.7	不良ワイヤリング.............................	85
6.8	パッケージを開封したチップ........................	86
6.9	不良ワイヤリング.............................	86
6.10	AIN の測定結果	87
6.11	液晶を塗布したチップ	88
6.12	入力パッド付近の画像	88
6.13	入力パッドのレイアウト図(左)と,その入力抵抗部を拡大した図(右)	89
6.14	FIB 加工前(左)と FIB 加工後(右)	89
6.15	XSELP の図	90
6.16	YSELP の図	90
6.17	入力抵抗値を大きくした状態でのシミュレーション結果......	90
6.18	オシロスコープ画面	90
7.1	発振現象....................................	93
7.2	修正後	93
B.1	チップとピン配置の対応図.........................	95
C.1	ディジタル回路の波形 (0ns ~ 7200ns)	100
C.2	ディジタル回路の波形 (7200ns ~ 21600ns)	101
C.3	ディジタル回路の波形 (21600ns ~ 36000ns) 1	102

表目次

3.1	常電導リニアコライダーと超伝導リニアコライダーのビームパラメータ	31
3.2	前研究回路と本研究回路との比較	32
3.3	本研究回路の要求仕様	33
3.4	CHAIN1 回路の素子・端子の機能	37
3.5	アナログ制御回路の素子・端子の機能................	42
3.6	DEC2 の真理値表	44
3.7	モニタ回路の素子・端子の機能	45
3.8	COUNT8 回路の素子・端子の機能	48
3.9	4 ビット数の2進コードとグレイコードの対応表	49
3.10	REGBNK4 回路の素子・端子の機能	49
3.11	DEC2B 回路の素子・端子の 機能	51
3.12	DEC2B の真理値表	51
3.13	DEC2N 回路の素子・端子の機能	52
3.14	DEC2N の真理値表	52
3.15	CAPO 回路の素子・端子の機能	54
3.16	CAPB 回路の素子・端子の機能	55
3.17	CAPXY	56
3.18	CAPT 回路の素子・端子の機能	58
3.19	CAPL 回路の素子・端子の機能	60
41		C 4
4.1		04 70
4.2		70
4.0		11 79
4.4		75
4.0		77
4.0		11
5.1	試作チップの仕様..............................	78
6.1	電源電圧の名称とその役割・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	83
6.2	バイアス端子の名称とその役割	83
B.1	B1~B32(通番1~32)のビンレイアウト	96
B.2	R1~R2(通番33~64)のビンレイアウト(本回路においては使用して	
	Nan)	97
B.3	T1~T32(通番 65~96)のピンレイアウト	98

B.4	L1~L32(通番	香 97	~ 1	28) (DŁ	ン	۲L	1	17	יק	ן ל	-	•	•	•	•	•	•	•	•	•	•	•	•	•	99
С.1	信号名の説明												•											•			100

第1章 序論

素粒子物理学の発展は,原子,原子核,核子(陽子・中性子),クォークと物質の内 部構造を次々と明らかにし,粒子間の相互作用の究明により素粒子の統一的描像を与 えてきた.これらは特に加速器技術の発展を背景として構築されてきたものである. 現在ではクォークとレプトンからなるフェルミオンを基本粒子とし,グルーオン,光 子,W 及び Z といったゲージ粒子がそれらの相互作用の媒介をするという標準模型 が,数多くの加速器実験によりによりその正当性を確認されている.一方で,この模 型によれば質量が無いはずのWボソンやZボソン,そしてクォークやレプトンといっ たフェルミオンの質量が測定されているという矛盾も生じている.この矛盾を解くた めには「真空の自発的対称性の破れ」が必要であり,このメカニズムを解く鍵となる のが,未だに発見されていないヒッグス粒子である.このヒッグス粒子の発見,そし て,TeV 領域で開くであろう標準模型を超える新たな物理へ挑戦するためにも,更な るエネルギーフロンティアでの実験が必要不可欠である.

1.1 ILC 実験計画

International Linear Collider (ILC)実験計画は,エネルギーフロンティアの電子・ 陽電子衝突型加速器による実験計画である.そして,その計画は第一期,アップグレー ド期に分けることができる.第一期では500GeVの重心エネルギーを目標とし,続く アップグレード期では約1TeVの重心エネルギーを目標としている.このエネルギー は,ビッグバン直後10⁻¹²秒,温度で10¹⁶度に対応しており,10⁻¹⁸mという微小な 構造まで探索することができる(図1.1).一方で,現在CERNで開発されている陽 子・陽子衝突型加速器,LHC(Large Hadron Collider)の重心エネルギーは14TeV であり,単純にその重心エネルギーだけを比較するのであればLHCの方がILCより もはるかに優れているかのように見える.しかし,LHCはそれ自体が構造を有する 陽子・陽子の衝突型加速器であるために,その反応は非常に複雑であり,衝突エネル ギーの一部分しか興味深い物理に関わらない.また,バックグラウンド事象が多いた めに素過程の厳密な測定は困難である.その点,陽子のような内部構造を持たない電 子・陽電子の衝突型加速器であるILCでは,衝突エネルギーの全てを興味深い物理過 程に使うことが可能である.また,その反応は素過程そのものであり,非常にクリー ンな環境で精密な測定が可能である.

加速器の形状については、これまでの円形衝突型加速器ではシンクロトロン輻射に よるビームエネルギーの損失が大きいため、実質的にはLEP(Large Electron Collider) での重心系エネルギーが限界であると考えられている.この問題の解決のために線形 衝突型加速器が提案された.加速方式については、日本を中心とし、アジアで開発され ていた Global Linear Collider (GLC)までは常電導加速方式を採用していたが、2004 年8月の世界会議において世界中のリニアコライダー計画が一本化され,その名称は ILCと名づけられ,その加速方式には超伝導が採用されることとなった.

ILC にはそのエネルギーフロンティアでの精密な実験により, ヒッグス粒子の探索, まだ十分に研究の行われていない粒子であるトップクォークの精密測定, 超対称性粒 子の探索など, 極めて多くの成果が期待されている.図1.2 に ILC においてターゲッ トとしている物理と, その重心エネルギーを示した.



図 1.1: 初期の宇宙のエネルギーと温度 . ILC の衝突エネルギーはビッグバン直後 10⁻¹² 秒の温度に対応している [3] .



図 1.2: ILC での物理のターゲットと重心エネルギー [3]

1.2 ILC が挑戦する物理

先に述べた通り, ILC は様々な物理現象の究明に挑戦していく.以下ではそれらの 物理現象とILC の果たす役割について,簡単に紹介していくこととする.

1.2.1 Higgs study

ヒッグス場は標準理論においてその存在を予言されており、そのポテンシャルに起 因した自発的対称性の破れによって粒子の質量を生成するものと考えられている.例 えば繰り込み可能な最低次のヒッグスポテンシャル

$$V(\phi^2) = -\mu^2 \phi^2 + \lambda \phi^2$$
 (1.2.1)

を仮定すると、このポテンシャルの最小値が $\phi = 0$ から外れた点 $(\equiv v/\sqrt{2})$ にあるために、低エネルギー領域では自発的対称性の破れが起こり粒子は質量を獲得する.この仮定におけるゲージボソンやフェルミオンの質量は $m_W = \frac{1}{2}gv, m_Z = \frac{1}{2}\sqrt{g+g'}v, m_f = \frac{y_f}{\sqrt{2}}v, m_H = \sqrt{\lambda}v$ となる.ここで $v \sim 246$ GeV であり、g, g' はそれぞれ SU(2), U(1)に対する結合定数、 y_f はフェルミオン f に対する湯川結合定数であり,ヒッグスとの相互作用の強さがその粒子の質量を決定する形となる.このように標準理論においてヒッグス機構は粒子に質量を与える本質的な機構であり、ヒッグス粒子の発見とその研究は標準理論、さらにはそれを越える理論(超対称性理論など)にとって非常に重要な課題となっている.しかし、現在までの実験ではヒッグス粒子は発見されていない.ILC ではこのヒッグス粒子の発見が目的の一つであるが,多くのヒッグス粒子を

発見すること,そして発見された粒子の精密測定をすることがより大きな目的である. ヒッグス粒子の質量領域はモデルによって異なるが,いずれのモデルにせよ250GeV 以下であると考えられている.この領域は初期のILC計画が問題なくカバーしている 領域である.



図 1.3: ヒッグス粒子の探索に用いられる反応 [2]

ILC におけるヒッグス粒子の探索は図 1.3 のような反応を用いて行われる.(a)の Higgsstrahlung 反応は低エネルギーでのヒッグス粒子の生成に対する主要な反応であ リ,ILC の初期の段階において利用される.この反応は Z の崩壊モードによって(1) $q\bar{q}$ (~70%),(2) $\nu\bar{\nu}$ (~20%),(3) $\tau^+\tau^-$ (~3%),(4) e^+e^- or $\mu^+\mu^-$ (~6%)の4つ のモードに分類することができる.また標準理論の枠組みにおけるヒッグス粒子の崩 壊に関しては,ヒッグス粒子の質量が140GeV 以下の時は $b\bar{b}$ へ,140GeV 以上の時は W^*W への崩壊が主要な崩壊モードとなる.これらの崩壊モードに対して,2ジェット, ニュートリノによる4元運動量欠損,あるいはレプトン対の不変質量にZの不変質量 (= 91.2GeV)を要求し,残りの2ジェットの不変質量を計算することによってヒッグ スの探索は可能となる.またさらに(4)のモードはクリーンなモードであるため,ヒッ グスの崩壊モードに無関係に(仮にヒッグスが測定不可能なモードに崩壊した場合で も)レプトン対を用いた質量欠損法によってヒッグスの質量の測定が可能となる.

我々の自然に対する理解が完全に間違っていない限り,ヒッグス粒子が ILC で観測 されることは疑いようのないことである.仮に,ヒッグス粒子が ILC で観測されな かったとしたら,それこそ新しい物理の扉を開く『偉大な発見』と言うこともできる.

1.2.2 Supersymmetry

超対称性理論(SUSY)では,標準理論の枠組みに収まる粒子の全てに対して,スピンが 1/2 だけ異なる超対称性粒子が存在することを予言する.超対称性粒子のなかで 一番質量の軽いものは安定な中性粒子であると考えられ,これを LSP と呼んでいる. LSP は暗黒物質の有力候補とも考えられている.少なくとも一つの超対称粒子の発見 が,超対称性理論を保障するためには必要不可欠である.超対称性理論を探索する手 段は,最初に見つかるのがどの超対称性粒子であるかはモデルに依存するが,モデル に依存しない方法である.一度,超対称性粒子が発見されれば,それは更なる発見へ の指針ともなる.しかし,実際には超対称性粒子の発見に関しては,LHC にその期待 が寄せられており,LHC では不可能である粒子の精密測定をすることが,ILC のより 重要な目的となる.具体的には超対称性粒子の質量やカップリングの精密測定,スピ ンやハイパーチャージなどの量子数の測定,超対称理論が予言する結合定数の測定が あげられる.

より大きな物理の発見のためには,LHCとILCが相互に補完しあうことが重要である.LHCで得られた超対称性粒子の質量領域の情報は,ILCにおける e⁺e⁻ ビーム エネルギーを調整する指針となり,ILCにおいて超対称性粒子の測定時におけるバッ クグラウンドを低減するのに非常に役立ち,精密な測定が可能となる.逆に,ILCでの精密測定の結果がLHCの解析に役立つことにもなる.

具体的に ILC で行われる超対称性粒子の解析の一例として,スレプトン(スタウ以 外)の解析を挙げておく.この解析では右巻きスレプトン $(\tilde{l}_R^{\pm}: l \neq \tau)$ がレプトン $(l^{\pm}) \ge LSP(\tilde{\chi}_1^0)$ へ崩壊するモードである

$$e^+e^- \to \tilde{l}_R^+ \tilde{l}_R^- \to l^+ \tilde{\chi}_1^0 l^- \tilde{\chi}_1^0 \tag{1.2.2}$$

が用いられる.ここで,このモードの解析ではニュートリノを含むような標準理論の プロセス $(e^+e^- \rightarrow WW, W \rightarrow l\bar{\nu})$ がバックグラウンドとなるが,そのようなバック グラウンドは加速電子を偏極させることによって押さえられる.

1.2.3 Top Quark Study

トップクォークはこれまでに発見された素粒子の中で最も重い粒子であり, CDF と D0 の結果によれば [4]

$$m_t = 174.3 \pm 3.2(stat.) \pm 4.0(syst.) \text{ GeV/c}^2$$
 (1.2.3)

である.これは標準理論のラグランジアンにおけるトップクォークの質量項が $SU(2)_L \times U(1)_Y$ 対称性を最も大きく破っていることを意味する.そして,トップクォークの精密測定はフレーバー構造の起源を理解する上で重要になってくる.実際には,トップクォークのスレッショールド領域 ($\sqrt{s} \approx 2m_t$)における $e^+e^- \rightarrow t\bar{t}$ の崩壊モードを用いて,トップクォークの質量や崩壊幅の精密測定が行われる.この崩壊モードにおけるトップクォークは編極しており,トップクォークの性質を調べるための理想的な環境となっている.

標準理論ではトップクォークは,ほぼ 100% で b, W へ崩壊すると考えられており, 崩壊幅は理論的な予測から上記の質量幅においては 1.5GeV 程度と考えられている. ILC では精密に崩壊幅を測定でき,理論的予測からのずれが観測されれば,それは, 第4世代の存在,あるいは $t \rightarrow bH^+$, $t \rightarrow \tilde{t}\tilde{\chi}$ といった崩壊モードを示唆するもので ありうる.

1.3 ILCの構成



図 1.4 に現在の ILC デザインの概念図を示す.各部分の役割を以下に記述する.

電子源

電子ビームを発生させる部分である.直後に電子は5GeVまで加速される. ILCでは編極電子源を標準にしている.

- 減衰リング (Damping Lings)
 5GeV まで加速した電子・陽電子を 200ms 蓄積し,規格化エミッタンスの小
 さなビームにする.
- 主線形加速器 (Main Linac)

電子・陽電子を実験に必要なエネルギーまで加速するもので,リニアコライ ダー全施設の中で,最大かつ最も高価なものである.ILC 第1期(重心エネル ギー 500GeV)では電子・陽電子側それぞれ約11kmである.

• Undulator

陽電子を発生させる方法である.電子ビームが 150GeV まで加速されたところにこの装置を置いて,陽電子を作る。生成された陽電子はダンピングリングを通り、長い輸送ラインで反対側に運ばれる.

• BDS (Beam Delivery System)

加速終了から衝突点までの装置の総称である.衝突点でのビームサイズを小 さくするためのレンズ(磁石)系が主なもので,電子側と陽電子側の合計で全 長5.5kmの巨大なものである.

• IP (Interaction Point)

2 つのビームの衝突点で,実験のための検出器が置かれる.ビームは完全な正面衝突ではなく,14mradの小さな交差角をもって衝突する.

1.4 ILC 検出器の概要



図 1.5: GLD 検出器の外観 [3]

電子、陽電子衝突実験である ILC では、LHC のようなハドロンコライダーに比べ て、全重心系エネルギーが反応の素過程に使用されるため,終状態の識別が容易であ り確実な新粒子探索や精密実験が可能である.ILC とLHC との関係について,LHC 実験は「新粒子発見の実験」であり,ILC 実験は「物質と力の構造を解明し確定する 実験」と言えるであろう.そのため ILC では、その利点を最大限に引き出すような、 精度の良い解析を行うことのできる測定器が要求され、その検出器の満足すべき性能 としては以下のような事が挙げられている.

- WとZボソンについて、それらの主要な崩壊モードであるqqの2ジェットイベントにおける質量分解能が、その崩壊幅(2.5GeVと2.0GeV)と同程度であること.
- *b*, *c* 及び(可能ならば)*s* クォークの識別が高精度で可能であること.
- $e^+e^- \to ZH (Z \to \ell\bar{\ell})$ イベントに対する、質量欠損法によって得られるヒッグ ス粒子の質量分解能について、飛跡検出器の運動量分解能から来る影響が、ビー ムエネルギーの広がりからくる影響よりも十分小さいこと.また SUSY カスケー ドについてもレプトンの運動量計測が可能であるような、運動量計測可能域を 実現すること.
- 測定可能角度領域を,ビームパイプとバックグラウンド対策用のマスキングシステムが設置される前後方領域を除く領域とする.高エネルギーになるほど3対以上の終状態の過程が増すため,十分広い立体角を隙間無く覆うことが重要である.これはまた,ニュートリノのような直接検出不能な粒子の運動量の間接測定の可能性を保障することにもなる.

各イベントの区別のため、各ビームバンチにおけるイベントを可能な限り区別できるような時間分解能を持つこと。

アジアでは以上の条件を満たす検出器デザインとして GLD 検出器の研究開発が進められている.本研究もこの GLD 検出器に基づいた研究である.GLD 検出器は崩壊 点検出器 (VTX),中間飛跡検出器 (SIT),タイムプロジェクションチェンバー(TPC), カロリメータ (CAL), μ粒子検出器などから構成されている.図 1.5 に GLD 検出器 の外観を,図 1.6 に GLD 検出器を構成する各検出器の位置関係を示した.以下にお いて,それら各検出器について記述する.



図 1.6: 各検出器の位置関係

1.4.1 崩壊点検出器 (VTX)



図 1.7: 崩壊点検出器の構造図 [1]

崩壊点検出器は検出器群の中で最内層に位置し,荷電粒子の飛跡を精密測定する測定器である.この検出器は B 中間子や D 中間子の崩壊点を測定し, b クオークや c クオークを同定する役割を担っている.この崩壊点検出器で b,c クォークのジェットの 識別を精度良く行い, u,d,s のような軽いクオークを効率よく排除できるために,非常に高い飛跡再構成能力が要求される.このために,検出器自体の位置分解能が高い ことは勿論,検出器が可能な限りビーム衝突点の近くに設置される必要がある.その ため、衝突点において W 対生成、Z 対生成により発生した多数の粒子やバックグラウンド X 線などにさらされる.従って、崩壊点検出器には強い放射線耐性を持ち、これらのバックグラウンドによる飛跡と目的とする粒子による飛跡を区別できる高い分解能が要求される.

現段階ではファイン・ピクセル CCD の技術を用いた崩壊点検出器の開発が進められている.その検出器の構造図を図 1.7 に示した.検出器はビーム軸に巻きつくようなバレル状をした3枚のプレート,6層の CCD ウェーハー,及び前方に取り付けられたビーム軸に垂直な面上に配置される1枚のプレート,2層の CCD ウェーハーからなる.それぞれのプレートの厚さは2mm であり,それを挟み込むように厚さ 50μ m 以下の2枚の CCD ウェーハーが取り付けられる. $cos\theta < 0.9$ の領域を6層の CCD ウェーハーで覆っている.

1.4.2 中間飛跡検出器 (SIT)

中間飛跡検出器は,崩壊点検出器とTPCによるトラッキングを補完して運動量分解能を向上させるために,崩壊点検出器とTPCの間の領域に設置される.中間飛跡検出器はビーム軸に巻きつくようなバレル状のBarrel IT (BIT)4 層と,ビーム軸に垂直な面上に配置される Forward IT (FIT)7 層によって形成される (図 1.8). BIT は各層の両面に z 及び $r - \phi$ 方向に沿った Si ストリップ型検出器 (DSSD)を持つような構造になっており,DSSD はストリップピッチが 50 μ m である 511 の n^+ ストリップ と,ストリップピッチが 100 μ m である 511 の p^+ ストリップ型検出器から構成される.FIT は内側の 3 層がピクセル検出器から構成され,外側の 4 層がストリップ型検出器から構成され。要求される位置分解能は BIT では 10 μ m であり,FIT では 25 μ m である.



図 1.8: 中間飛跡検出器の構造図 [1]

1.4.3 タイムプロジェクションチェンバー (TPC)

タイムプロジェクションチェンバー(TPC)は,端部にマイクロパターン検出器(MPDG)が2次元的に敷き詰められていて,空間にはガスが充満し,MPDGに垂直な高電磁場がかかっている.TPC中を荷電粒子が通ると,荷電粒子の通過によって作られた電離電子は電場によって,MPDGの方向にドリフトする.MPDGに到着した

電子は強い電場で電子雪崩を起こし,数千倍に増幅される.電子のドリフトにかかる時間情報とMPDGによる2次元の空間情報とによって荷電粒子の飛跡が再構成される. ここで電場と平行にかけられた磁場によって電離電子の拡散が抑制され,分解能の向上に役立っている.また,TPCによって測定されたdE/dxは様々な物理解析に用いられ,運動量の情報と合わせて π^{pm} , K^{pm} ,p, e^{pm} などの区別にも利用される.TPCに要求される性能はトラッキング効率が98%以上のトラッキング効率, $5 \times 10^{-5}/GeV/c$ 程度の運動量分解能,4.5%以下のdE/dx分解能などが挙げられる.



1.4.4 カロリメータ

図 1.9: 電磁力カロリメータの構造図 [1] 図 1.10: ハドロンカロリメータの構造図 [1]

飛跡検出器が荷電粒子に対してのエネルギーや運動量を測定する役割を担っている のに対して,カロリメータの役割はは中性粒子のエネルギーと運動量の測定である. 具体的には,各粒子によるシグナルを分離することができること,再構成されたカロ リメータの各クラスター(粒子ごとのヒット群)に対して,もとのエネルギーを精度 良く再現できることなどが要求される.

そのためカロリメータでは µ 粒子などを除く生成粒子がカロリメータの中でシャ ワーを起こして,そのエネルギーのほとんど全てをカロリメータ内で落とすのに十分 な吸収層を設置し,そのエネルギーデポジットの一部を測定することによって,粒子 のエネルギーを推測できるように設計されている.具体的には物質量の大きい物質で 構成された吸収層と,シグナル測定のための測定層を交互に配置している.

また,カロリメータでは光子と中性ハドロンとの物質中での反応の違いを考慮し

て,内側に電磁力カロリメータ(ECAL)を設置し,その外側にハドロンカロリメータ (HCAL)を設置する設計になっている.図1.9,図1.10に電磁力カロリメータ,ハドロ ンカロリメータの構造図をそれぞれ示した.ECALの各層は厚さ3mmのタングステ ンからなる吸収層と,厚さが2mmで平面サイズが1cm×4cmのストリップ構造をし たシンチレータからなる測定層により構成される.一方,HCALの各層は厚さ5mm の鉛からなる吸収層と,厚さが5mmで平面サイズが1cm×20cmのストリップ構造 をしたシンチレータからなる測定層により構成される.

1.4.5 *µ* 粒子検出器

μ粒子検出器ではμ粒子の同定を行う.GLDの一番外側に位置し,鉄と棒状のシン チレータの積層構造からなる.μ粒子は多くの場合,新粒子探索における重要な信号 となるため,立体角をできるだけ広く覆うとともに隙間のないように配置される必要 がある.μ粒子はその性質からカロリメータを突き抜けて,その外側まで到達するこ とが多く,カロリメータの外側にあるμ粒子検出器のシグナルと,飛跡検出器から得 られたトラックをつなげることによりμ粒子の同定を行う.飛跡検出器によって再構 成されたトラックとの連結が可能な分解能が要求される.

1.5 ビームプロファイル

未知の高エネルギー粒子の探索には,高品質(低エミッタンス),大電流,超高エネ ルギーの電子・陽電子ビームの生成が要求される、物理実験及び加速器運転時に、この ような高品質なビームの生成,輸送,加速,維持をいかに行うかが重要である.そのた めには,ビームの状態(サイズ,位置,エネルギーなど)を把握する必要があり,ビー ムプロファイルモニタが重要な役割を果たす.しかし,衝突点付近においては,ビー ムサイズをナノメータレベル $(\sigma_x/\sigma_y=655nm/5.7nm)$ まで絞りこむため, その測定は 極めて困難である.ナノメータサイズのビームを測定する方法としてレーザーの干渉 を利用する方法がある[7].これは,電子ビームの軌道をレーザー干渉縞の横切る方向 にスキャンし、レーザーとビームの衝突時に生じるコンプトン散乱光の強度分布を測 定することによりビームサイズを測る.既に,この方法によりSLACのFFTB(Final Focus Test Beam) で $\lambda = 1.064 \mu m \mathcal{O} \text{ Nd}$:YAG レーザーを用いて $60 n m \mathcal{O} \text{EVAU}$ ズを測定することに成功している.しかし,粒子検出器の障害にならないようにレー ザー干渉モニタを作ることは困難であること,また,この方式により測定できるビー ムサイズの限界は 5nm 程度であることから IP 付近でのビームプロファイルモニタに は適さない.そこで,田内氏と横谷氏によって考案されたのがビーム-ビーム相互作 用によって発生する e⁺e⁻ ペアを利用する方法であり,その原理を用いたビームプロ ファイルモニタとして Pair Monitor の研究開発が進められている [5]. Pair Monitor は衝突点から 400cm の位置に設置される. Pair Monitor の後方には最終収束四極磁 石(QC1)が設置されるが,QC1からの反跳電子を効果的に吸収するためにカーボン マスクが Pair Monitor と QC1 との間に設置される . Pair Monitor の詳細については 2章で述べる.

第2章 Pair Monitor



図 2.1: Pair Monitor (左) とその構成要素 (右) [16]

Pair Monitor は 35000 の 3D シリコンピクセルセンサーと,それぞれのピクセルセンサーにバンプボンドされた 400μ m× 400μ の読み出し回路から構成され,その内径は 2cm,外径は 8.5cm である.加速管内の電場はビームトレイン内のバンチが作る電場によって影響を受け,その電場はそれ以降のバンチに影響を与えビームは不安定になってしまう.それを避けるために,トレイン内のバンチ情報をモニターし,その情報をもとに加速器の運転に実時間でフィードバックすることで,安定したビーム供給に資することが Pair Monitor の目的である.衝突点において対生成した e^+e^- ペアのPair Monitor 上の分布を解析することでビームの情報を得ることができる.

以下の節では Pair Monitor の原理, 3D シリコンピクセルセンサー, 読み出し回路 について述べている.

2.1 Pair Monitorの原理

Pair Monitor におけるビームプロファイルの方法はビーム-ビーム相互作用により 発生する e^+e^- ペアを利用し,ビームサイズ ($\sigma_x \ \rho_y$)を測定するものである. e^+e^- ペアは,以下の3つの非コヒーレントな過程によりほとんどビーム軸にそって生成され,そのエネルギーは非常に低エネルギーにピークを持つ.

$\operatorname{BetheHeitler}$	$e\gamma \rightarrow ee^+e^-$
Landau-Lifshitz	$ee \rightarrow eee^+e^-$
Breit-Wheeler	$\gamma\gamma \to e^+e^-$

そして,この e^+e^- ペアはビームの作る電磁場により力を受け曲げられる.バンチは 非常にフラットであり($\sigma_y \ll \sigma_x$),向かってくるビームの電荷と生成された粒子の 符号が同じであれば縦方向に大きく散乱される.それに対し,粒子の電荷の符号が反 対であればビーム面を振動し,大きく散乱されることはない.この過程を図2.2に示 した.



図 2.2: 対生成した e⁺e⁻の散乱

この大きく散乱された粒子の散乱角分布はビームの形(電場の形)に依存するため, ビームサイズの重要な情報を持つ.以下では,非コヒーレント過程により対生成した e^+e^- ペアが電磁場から受ける力, Pair Monitor上での e^+e^- ペアの分布, σ_x の導出 方法,及び σ_y の導出方法についてそれぞれ記述する.

なお,図2.5,図2.6,図2.7,図2.8,図2.9はGLCのビームパラメータを用いたシ ミュレーションによる図である.ILCとGLCではビームパラメータが異なるが,同 じ原理でビームプロファイルを測定できる.

2.1.1 *e*⁺*e*⁻ ペアが電磁場から受ける力の導出

 e^+e^- ペアが受けるクーロン力は,ほぼ光速度でのビーム衝突のためローレンツ収縮により,非常によい近似で2次元力となる.ビームの進行方向(z)に対して垂直な電場成分を考える.ビーム静止系での垂直方向の電場を E'_{\perp} とすると,重心系(実験室系)で観測される電場 E_{\perp} と磁場 B_{\perp} は,ローレンツ変換により

$$\boldsymbol{E}_{\perp} = \gamma \boldsymbol{E}'_{\perp}, \qquad \boldsymbol{B}_{\perp} = -\gamma \boldsymbol{v} \boldsymbol{E}'_{\perp} \qquad (2.1.1)$$

となる.ここでvはビームの静止系に対する重心系の速度とする.この電磁場により 電荷 e 速度 v_e の粒子の受ける力Fは

$$\boldsymbol{F} = e(\boldsymbol{E}_{\perp} + \boldsymbol{v}_e \times \boldsymbol{B}_{\perp}) \tag{2.1.2}$$

となる.ここでv = (0,0,v) $p_e = (0,0,\pm v_e)$ (符号は電荷の進む方向を示す)とすると式 (2.1.1)より式 (2.1.2)の磁場による寄与は,

$$\boldsymbol{v}_e \times \boldsymbol{B}_{\perp} = \boldsymbol{v}_e \times \left(-\boldsymbol{v} \times \frac{\boldsymbol{E}_{\perp}}{c^2} \right)$$
 (2.1.3)

$$= \pm \frac{1}{c^2} \left(v v_e E_x, v v_e E_y, 0 \right)$$
 (2.1.4)

$$= \pm \frac{v v_e}{c^2} \boldsymbol{E}_\perp \tag{2.1.5}$$

となる.つまり,

$$\boldsymbol{F} = e\left(1 \pm \frac{vv_e}{c^2}\right) \boldsymbol{E}_{\perp} \tag{2.1.6}$$

となる. $v \simeq v_e \simeq c$ なので,式(2.1.6)よりビームと同じ方向に進む電荷の受ける力はゼロとなり,反対方向に進む電荷は電場 E_{\perp} の2倍の力を受ける.つまり,対生成された e^+e^- ペアは向かってくるビームによって散乱されるため,そのビームの情報だけを持ち,同じ方向に進むビームの情報は持たない.

2.1.2 Pair Monitor 上での e^+e^- ペアの分布



図 2.3: ビームの座標系 [16]

散乱された e^+e^- ペアは,検出器のソレノイド磁場によってビームパイプに巻き付 くように進み,衝突点から 400cm の位置にある Pair Monitor に衝突する.回転され ることによりビームの情報が失われることはない.よって,Pair Monitor で粒子の衝 突した位置を測定し,その衝突位置の分布からビームサイズの情報を得ることができ る. e^+e^- の衝突位置は B[Tesla] を検出器のソレノイド磁場,L[cm] を衝突点から Pair Monitor までの距離,ビーム方向の運動量を p_z , p_z に垂直方向の運動量を p_t [MeV] と すれば,螺旋運動をする粒子の起動半径が $\rho[cm] = p_t/3B$ となるので,

$$r = 2\rho \sin \frac{\phi}{2}$$
, $\phi = \frac{3BL}{p_z}$ (2.1.7)

と表すことができる.図2.4にそれらの位置関係を示した.



図 2.4: Pair Monitor 上での衝突位置

図 2.5 に陽電子ビーム側の Pair Monitor での衝突の分布を示す.図中の一番外側 (半径 8.5cm)と内側(2cm)の円は Pair Monitor の縁を表す.陽電子ビーム側では, 大きく散乱されるのは陽電子なので,この図の分布の大部分が陽電子によるものであ り,ほとんど散乱されない電子は半径 2cm の円の内側を通るため Pair Monitor には ほとんど衝突しない.また,図から明らかなように半径 3~5 cm 辺りの分布が非対 称になっている.これは衝突点で生成された e^+e^- ペアがソレノイド磁場によって螺 旋運動しても,その散乱方向の非対称性が失われていないことを意味し,仮にビーム が円形 ($\sigma_x = \sigma_y$)であれば, Pair Monitor 上の衝突分布に図 2.5 のような非対称性 は現れない.つまり,この非対称性はビームサイズの情報を持つことを意味する.ま た,図 2.6 は Pair Monitor に衝突した粒子の半径位置とそのエネルギーの分布を示し たものである.この図より明らかな最大半径をもつことがわかる.この最大半径 r_{max} は上式より $\phi = \pi$ のときであり $p_t^{max} = p \sin \theta_{max}$, $p_z \simeq p$ とすると,

$$r_{max} = 2\rho = \frac{2p_t^{max}}{3B} \simeq \frac{2L\sin\theta_{max}}{\pi}$$
(2.1.8)

となるため, r_{max} は θ_{max} によって決まる. θ_{max} はビーム-ビーム相互作用での散乱 によって与えられるとすると近似的に

$$\theta_{max} \simeq \left(\frac{\ln(\frac{4\sqrt{3}D_x}{\epsilon})}{\sqrt{3}\epsilon D_x}\right)^{1/2} \theta_0 \sqrt{2} \tag{2.1.9}$$

となる.ただし,これは $D_x/\epsilon \ge 1$ であるときの近似解であり, $\epsilon \equiv p/E_{beam}$, $D_x \equiv 2Nr_e/\gamma \cdot \sigma_z/(\sigma_x(\sigma_x + \sigma_y))$ $\theta \equiv D_x\sigma_x/\sigma_z$ である.



2.1.3 σ_x の導出

式 (2.1.9) において $\sigma_x \ll \sigma_y$ として近似すると, θ_{max} つまり r_{max} は σ_y に依らず, $\sigma_x \ge N$ の関数となることが分かる.ここで, 1 バンチ当たりの粒子数 N は壁電流モ

ニターなどを用いることにより精度良く求めることができる.つまり Pair Monitor に より r_{max} を測定することで σ_x を見積もることができる.

2.1.4 *σ_y*の導出

 σ_y を変化させたときの衝突点での散乱角分布及び Pair Monitor 上の方位角分布を図 2.7,図 2.8 に示す.図 2.7 より σ_y が変化することによって分布の山の谷の比が変化していることが分かる. σ_y が小さいと水平方向に散乱されにくくなり,垂直方向により多く散乱されるということである.分布が Left 領域に少し編極しているのは,ビームの交差角が存在する衝突のためである.次に,図 2.8 を図 2.7 と比較すると,この領域での ϕ_{PM} 分布は, ϕ_{ip} 分布と線形依存していることが分かる.これはちょうどこの領域に衝突した粒子のソレノイド磁場による回転角が 360 度以下のものだけであるためで,これより内側の領域では 360 度以上回転したものと重なりあった分布となるため線形性は失われる.又,Left と Right あたりの分布の違いは, ϕ_{ip} 分布でも見られたビームの交差角の存在によるものである.







図 2.8: Pair Monitor 上の方位角分布 [16]

Pair Monitor の衝突分布の変化から垂直方向のビームサイズ σ_y の情報を抜き出す ためには,図 2.8 から分かるように UP, Down,に対する Left, Right の比をとれば よい.したがって Peak-to-valle ratio (R_{pv})を

$$R_{pv} \equiv \frac{L_1 + L_2}{H_1 + H_2} \tag{2.1.10}$$

と定義する.ここで L_1 , L_2 , H_1 , H_2 はそれぞれの領域に衝突した粒子数とする.この R_{pv} をアスペクト比 $R(\sigma_y/\sigma_x)$ に対してプロットすると,図 2.9 に見られるように R_{pv} は σ_x にはほとんど依存せず,アスペクト比の関数となっていることが分かる.既に見てきたように r_{max} より σ_x が求められるので, σ_y を見積もることができる.



図 2.9: アスペクト比に対 R に対する R_{pv}[16]

2.2 3Dシリコンピクセルセンサー



図 2.10: 3D ピクセルセンサー [9]

通常のピクセルセンサーはセンサーの上面と下面の電極に電圧をかけ空乏化させる が,S.Parker 氏によって考案された 3D シリコンピクセルセンサー [8] は図 2.10 にみ られるように電荷を収集するポール状電極がシリコンを垂直に貫いている.このため, ガードリングを設ける必要がなくセンサーの縁も有効領域であり,このためデッドエ リアが極めて小さい検出器を作ることが可能である.Pair Monitor に用いられる 3D シリコンピクセルセンサーは厚さが 200µm, 平面のサイズが 1cm×3cm 程度を想定している.ピクセルセンサー上にはピクセルサイズが 400µm×400µm の読出し回路が バンプボンドされている.全空乏化電圧は 10V 以下であり,放射線を受けた後も空乏 化電圧が大きく上昇することはない.

図 2.11 は e^+e^- ペアビームを Pair Monitor に入射し各ピクセルでのエネルギーデポ ジットを調べたものである.各ピクセルごと、粒子のトラックごと、及び、二次的な 光子による各ピクセルごとのエネルギーデポジットをプロットしている.このシミュ レーションのセットアップでは 20 バンチ相当の e^+e^- ペアビームをソレノイド磁場 3T で螺旋運動させ、IP から 176cm にある Pair Monitor に入射させている.また、Pair Monitor は内径 2cm、外径 8.5cm、暑さ 300 μ m のシリコンディスクとし、読み出し回 路のピクセルサイズを 100 μ m×100 μ m としている.

図より 90keV あたりに明らかなピークが見られる.0~70keV あたりの分布は粒子 のトラックが複数のピクセルにまたがって衝突したことによるものがほとんどで,バッ クグラウンドとなる.二次的な光子による Pair Monitor への寄与もわずかではある がバックグラウンドとなる.これらのバックグラウンドは 70keV 以下をカットするこ とにより効率的に取り除ける.本研究回路においては外部から与えるスレッショール ド電圧を 70keV 相当の電圧に設定することにより,バックグラウンドを取り除く.こ のとき,シリコン検出器は電子1個生成するために約3.6eV が必要になることを用い て,電圧に換算しスレッショールド電圧を設定する.また,3D ピクセル検出器のエ ネルギーデポジット量はほぼ厚さに比例すると考えられるので,300µm の厚さのもと でのシミュレーション結果を 2/3 倍し,200µm の下での値に換算する必要がある.詳 細については 4.3 節で述べる.



図 2.11: Pair Monitor でのエネルギーデポジットの分布 [16]

2.3 読み出し回路

ILC においてビームは高いルミノシティを得るため電子,又は陽電子を束にしたバ ンチを約300ns 間隔で2820 個連ねて1トレインを構成し,これを5Hz で衝突させる. 個々のバンチは加速管内の加速電場により加速されるが,このとき加速電場はバンチ 自身の作る電場の影響を受ける、そのため後続するバンチの加速に影響を与え、ビー ムを安定させる上で問題となる、そのため、トレイン内のバンチの状態をモニタし、 それをもとに実時間で加速器の運転にフィードバックすることで、安定したビームを 供給する必要がある . Pair Monitor においてビームサイズを測定するためには , 先に 述べたように高い位置分解能と時間分解能が検出器に要求される.何故ならば位置分 解能は rmax 及び Rnv の精度に影響を与え,時間分解能はトレインにおけるビームサ イズ変化の情報量に影響を与えるためである.また,位置分解能はセンサーのピクセ ルサイズによって決まり,時間分解能はセンサーの電荷収集時間,読み出し回路の時 間分解能によって決まる.バンチごとのビーム情報を得られる時間分解能を有するこ とが理想的ではあるが,そのためには2820個ものビーム情報を保持しておくレジス タが必要であり,回路サイズの制限から本研究回路における達成は現実的ではない. 本研究回路においては 0.87ms のトレインを 16 分割し, 16 分割されたそれぞれの時間 領域に対して出力信号をレジスタに格納する。回路構成の詳細については、次章で述 べる.

第3章 回路設計

3.1 回路の製作目的



図 3.1: ILC におけるビーム構造 [1]

1980年代から,いくつかのリニアコライダー計画が世界で平行して進められてきた が,次期リニアコライダーの開発を一本化すべきとの声が高まり,2004年夏の国際会 議において,e⁺e⁻ ビームの加速方式に超伝導技術を利用するリニアコライダーである ILC(International Linear Collider)が選択された.それまで,アジア地域では日本を 中心としてビーム加速方式に常電導技術を用いるGLC(Global Linear Collider)の研 究開発を行っていたが,加速方式の変更と,それに伴うビームパラメータの変更によ り,従来のパラメータに最適化されていたリニアコライダー設計を新たなパラメータ に最適化された設計に変更する必要がでてきた.GLCにおけるビームパラメータに最 適化されたPair Monitor からの読出し回路の研究開発は既に行われていたが[17][18], その回路をILCにおけるビームパラメータに最適化したものが本研究回路である.表 3.1に従来の常電導方式のリニアコライダー(GLC)のビームパラメータと,超伝導方 式のリニアコライダー(ILC)のビームパラメータを示した.また,図3.2にピクセル 当たりのGLC 用のペアモニターからの読出し回路(以下,前研究回路と記す)の模 式図を,図3.3にILC 用の本研究回路の模式図を示した*.

^{*}前研究回路ではマルチヒットを考慮しないため,OUTPUT 以降はコンパレータからの出力がローレベル,ハイレベルのどちらであるのかを判定できるだけの回路があればよい.一方,本研究回路ではマルチヒットを前提としているため,OUTPUT 以降でコンパレータからの出力を計数し,保持する機能を持ったディジタル回路が必要である.



250

6

30

 \odot

-738.0

 \bigcirc

図 3.2: 前研究回路の模式図



図 3.3: 本研究回路の模式図

表 3.1: 常電導リニアコライダーと超伝導リニアコライダーのビームパラメータ

	常電導方式 (GLC)	超伝導方式 (ILC)
バンチ / トレイン	192	2820
トレイン / 秒	$150 \mathrm{Hz}$	$5 \mathrm{Hz}$
バンチ間隔	$1.4\mathrm{ns}$	$307.7\mathrm{ns}$
トレインの長さ	$269 \mathrm{ns}$	$0.847 \mathrm{ms}$
トレインとトレインの間隔	$6.6\mathrm{ms}$	$200\mathrm{ms}$
IP でのビームサイズ (σ_x/σ_y)	$243 \mathrm{nm}/3.0 \mathrm{nm}$	$655 \mathrm{nm}/5.7 \mathrm{nm}$
バンチ長 (σ_z)	110μ m	300μ m

前章で述べたように,安定したビームを供給するためにはビーム形状を調べ,実時 間で加速器の運転にフィードバックすることが必要であった、そして、ビーム形状を調 べるために Pair Monitor を用いたのであった,前研究回路の回路方式で致命的であっ たのは、マルチヒットに対して信号の再構成ができない点である、ILCのビームパラ メータにおいては1トレイン当たりのバンチ数が2820となっており,GLCのビーム パラメータの値に比べて非常に大きくなっている.そのため,GLCのとき以上にマル チヒットの確率は上がってしまい,前研究回路の回路方式は使うことができなくなっ た.そこで, ILC のビームパラメータに最適化した Pair Monitor からの読出し回路の 製作が必要になった.前研究回路はピクセルサイズが 100µm×100µm であり,500ns 間隔で4点の信号をサンプリングすることにより、入射信号を再構成し入射時間、電 荷量を求める方式であった.GLCのビームパラメータにおいては,バンチトレインの 長さである 280ns を 4 等分する 70ns の時間分解能があれば,加速器の運転にフィー ドバックするために十分有用な情報が得られると考えられており、余裕を持たせて半 分の 30ns 程度の時間分解能を目標としていた.また,二次粒子等のバックグラウンド を除くためには検出器通過時のエネルギー損失を求めればよく、そのエネルギー損失 は電荷量の測定により求まる.そこで,電荷量を10keV以下の分解能で測定できるこ とを目標としていた.図3.4は波形の4点サンプリングの概念図である.前研究回路 の詳細については参考文献 [17], [18] を参照.



図 3.4: 前研究回路の波形の 4 点サンプル [18]

一方,本研究回路はピクセルサイズが400µm×400µmであり,一つのピクセルに対してマルチヒットが起こることを前提とし,バンチ間隔307.7nsのダブルパルスを分離・区別できる時間分解能を目標としている.ピクセルサイズが前研究回路よりも大きくなった理由は,全研究回路がマルチヒットの信号を再構成できなかったために,ピクセルサイズを小さくすることで,マルチヒットが起こる確率を下げていたこと,及び,本研究回路がデジタル・アナログ混載の回路であるために,全研究回路よりも回路規模が大きくなり,同じピクセルサイズに抑える回路設計の負担が大きいためである.バンチトレインの長さである0.87msを16等分し,それぞれの時間間隔におけるヒット数を計数・解析することでビーム情報を取得し,実時間で加速器の運転にフィードバックをする.また,二次粒子等のバックグラウンドを除くためには,アナログ波形をディジタル化するときのコンパレータにおいて適切なスレッショールド電圧を与えることでバックグラウンドによる計数を除くことができる.

表 3.2 に前研究回路と本研究回路の比較を示した.

	前研究回路	本研究回路						
ピクセルサイズ	$100 \mu \mathrm{m} imes 100 \mu \mathrm{m}$	$400 \mu \mathrm{m} \times 400 \mu \mathrm{m}$						
ピクセル当たりのヒット数	シングルヒットを想定	マルチヒットを想定						
時間分解能	シングルパルスを 30ns の 時間分解能で再構成	ダブルパルスを 307.7ns の 時間分解能で分離・区別						
バックグラウンド除去	電荷量の測定により除去	スレッショールド電圧の 設定により除去						

表 3.2: 前研究回路と本研究回路との比較

Pair Monitor の検出器として用意される 3D シリコンピクセル検出器は,その製造 上の便宜から 200µm 程度の厚みを有するものを想定している.そうすると,典型的 な信号スケールは 15000 電子相当と見積もることができる.したがって、雑音レベル を 1000 電子相当とし,コンパレータのスレッショールドを 2000 電子相当に設定すれ ば,電子回路上は,noise-free な計測環境が実現できると考える.また,3D ピクセル センサーは,その構造上,信号極性を自由に選択して実装することが可能である.し かし,両方の極性に対応するように回路を構成すると,煩雑になる上に,それぞれの 極性について同等の性能を確保することは,追加的な設計負担が発生すると考えられ る.そこで,今回の試作においては,負電荷入力の回路として構成することにする.

さらに,信号電荷は,最小間隔 300ns で発生するので,増幅器の立ち上がり時間は, 100ns 程度に設定し,その後速やかにベースラインに復帰するような構成をとること が必要である.そこで、本設計では定電流帰還によるベースライン復帰方式を採用す ることとする.こうすることによって、RC 時定数による回路構成に比較して高速な 波形整形を実現することができる.

こうして生成された増幅器の出力信号は,コンパレータ(差動スレッショールド) によってディジタル(CMOS フルスウィング信号)化され、その数をカウンタ回路に よって計数し,ラッチ回路に記録される.表 3.3 に本研究回路の要求水準を示した.

表 3.3: 本研究回路の要求仕様

典型的信号スケール	15000 電子相当
雑音レベル	1000 電子相当
スレッショールドレベル	2000 電子相当
入力信号極性	負電荷
増幅器立ち上がり時間	100 ns
ダブルパルス分解時間	300 ns
帰還方式	定電流帰還方式
コンパレータ	差動スレッショールド

3.2 回路概観

CAPO	CAPB	CAPB	CAPB	CAPB	CAPB	CAPB	
САРХҮ	CAPT	CAPT	CAPT	CAPT	CAPT	CAPT	
CAPL	CELLA	CELLA	CELLA	ella Cella Cella			
CAPL	CELLA	CELLA	CELLA	CELLA	CELLA	CELLA	
CAPL	CELLA	CELLA	CELLA	CELLA	CELLA	CELLA	
CAPL	CELLA	CELLA	CELLA	CELLA	CELLA	CELLA	
CAPL	CELLA	CELLA	CELLA	CELLA	CELLA	CELLA	
CAPL	CELLA	CELLA	CELLA	CELLA	CELLA	CELLA	

図 3.5: 回路概観
図 3.5 に本研究回路の概観を示した.本回路は CELLA 回路が横方向に6個,縦方向に6個並んだアレイ構造をしており,その外側に横方向に6個の CAPT 回路,及び CAPB 回路,縦方向に6個の CAPL 回路,さらに CAPO 回路と CAPXY 回路それぞれ1個ずつから構成されている.それぞれの CELLA が一つのピクセルに対応している.CAPT,CAPB,CAPL,CAPO,CAPXY 回路はピクセル回路を統合して集積回路としてまとまった動作をするために必要な周辺回路であるグルー回路を構成している.図 3.6 に回路の階層構造を示した.以下,それぞれの階層について詳述する.



図 3.6: 回路の階層構造

3.3 ピクセルごとの回路構成



図 3.7: ピクセルごとの回路構成

図 3.7 にピクセルごとの回路構成を示した.ピクセルごとの回路ブロックは, さら にアナログ回路部とディジタル回路部からなる.アナログ回路部の役割は検出器の電 気信号を増幅し,ディジタル化することであり,ディジタル回路部の役割はアナログ 回路部でディジタル化された信号を計数・保持することである.各部の機能等につい ては,以下で詳述している.

3.4 アナログ回路部の構成



図 3.8: アナログ回路部の構成

図 3.8 にアナログ回路部の回路構成を示した.アナログ回路部の構成は以下の通りである.

- 検出器からの信号が入力され、その信号を増幅し外部から与えられるスレッショールド電圧以上の増幅信号をコンパレータでディジタル化する CHAIN1 回路
- CHAIN1 回路の信号を3 つのチャンネルで観測できるモニタ回路
- テストパルスイネーブル信号,ピクセル選択信号,及びモニタのチャンネルを 選択するための信号の制御回路

それぞれの回路についての詳細を以下で記述する.



図 3.9: CHAIN1 回路のシンボル(上)とその内部構成(下)

素子・端子名	機能
FB4	帰還要素
$\Pr{C2}$	増幅要素
SW1	テストパルス用スイッチ
ACC	自動電流制御要素
DIFA	差動増幅要素
COMP0	コンパレータ
INV1S	インバータ
AIN	検出器からの入力
TP	テストパルス入力
TPENB	テストパルスイネーブル
RB	ACC 回路のスイッチ
ADC,BDC	スレッショールド用電圧
VH1, VH2, VH3	2.5V 基準電圧
VM1	1.25V 基準電圧
VL1, VL2, VL3	0V 基準電圧
DOUT	CHAIN1の出力
MON1,MON2,MON3	モニタ用出力

表 3.4: CHAIN1 回路の素子・端子の機能

CHAIN1 回路の役割は検出器から入ってくる信号を前置増幅回路サブブロックと差 動増幅回路サブブロックの2 段で増幅させ,コンパレータ回路サブブロックにおいて 外部から設定したスレッショールド電圧以上の増幅信号をディジタル信号に変換する ことである.以下では,それぞれのサブブロックにおける,より詳細な回路機能の説 明と,そこでのインプット波形,及びアウトプット波形を示す.

前置増幅回路サブブロック



図 3.10: 前置増幅回路サブブロック

前置増幅回路サブブロックは,負電荷極性である入力電荷を積分し電圧で出力する 反転型の荷電増幅器であり,テストパルス用のスイッチSW1,増幅要素PrC2,帰還要 素FB4,0.025 pFの帰還容量,及びソースフォロア回路とから構成されている.FB4 は,定電流帰還による直流帰還回路であって,前置増幅器の出力信号を300 ns以内に ベースラインまで復帰させることができるようになっている.SW1 は TPENB がハ イレベルのときに TP を前置増幅回路に流す.このときパルス電圧である TP は,コ ンデンサにより模擬的な電荷インパルスとなって回路に入り,その電荷量はQ = CV(C:0.125[pF]コンデンサ容量,V:TP のパルス電圧)で表される.AIN には検出器 からの信号が入るが,検出器の energy deposit をE[eV]とすると入力電荷は

$$Q[C] = \frac{eE}{W} \tag{3.4.1}$$

となる.ここで, e は電気素量 $1.6 \times 10^{-19}[C]$, W は電子 1 個を遊離させるのに必要 なエネルギーであり,シリコン検出器においては 3.6[eV] である.ソースフォロア回 路は入力電圧と出力電圧が等しい回路であるが,入力インピーダンスが高く,出力イ ンピーダンスが低いことが特徴である.そのため,ソースフォロア回路をはさんだ前 後の回路は,互いにおよぼす影響を弱めることができる.前置増幅器サブブロックに 続く差動増幅回路サブブロックにおける ACC 回路のスイッチ(RB)を動かしたときの影響を弱め,ドライブ能力を高めることが本ソースフォロア回路の役割である.

図3.11は入力電荷インパルス波形 (v(AIN)),図3.12は入力電荷インパルス (v(AIN)), 及び前置増幅回路からの出力波形 (v(MON1))を示した図である.1500nsに31250電 子相当,1800nsに23438電子相当,2100nsに15625電子相当,2400nsに7813電子 相当の負電荷インパルスが連続して入力されている.なお,1200nsより前に差動増幅 回路のリセットスイッチやテストパルス用のスイッチが切り替わったことによる影響 が見られる.



図 3.11: 前置増幅回路の入力信号



図 3.12: 前置増幅回路の入力信号 (v(AIN))と出力信号 (v(MON1))



図 3.13: 差動増幅回路サブブロック

差動増幅回路サブブロックは,自動電流制御要素ACC及び差動増幅要素DIFAとから構成されている.ACC回路はAC結合によって前段との直流を切るとともにコンパレータ回路のためのスレッショールドを与えている.前段との直流を切るのは前段の信号が温度条件などによってゆれたときの影響を小さくするためである.RBはACC回路のスイッチとなっていて,RBがハイレベルのときにACC回路は動作する.RBがローレベルのときにはADCとAOUT,BDCとBOUTがそれぞれ短絡し,ACC回路は動作しない.DIFA回路はACC回路からの信号を増幅している.増幅率は基準電位VL3によって決まる.

図 3.14 は差動増幅回路の出力信号 AIN(v(MON2)) と BIN(v(MON3)), 及び, それ らの信号の差の波形(v(MON2,MON3))を示した図である.ここで, MON2 と MON3 のベースラインの電位差が,次段のコンパレータ回路のスレッショールド電圧になる.



図 3.14: 差動増幅回路の出力信号 (v(MON2),v(MON3)) とそれらの差をとった波形 (v(MON2,MON3))



図 3.15: コンパレータ回路サブブロック

コンパレータ回路サブブロックは,コンパレータ回路(COMP0)とシュミットト リガー機能を備えたインバータ回路 INV1S とから構成されている.コンパレータは 差動スレッショールドのコンパレータであり,スレッショールド電圧は,AIN と BIN のベースラインの電位差に相当する.AIN と BIN の電位差がスレッショールド電圧 を超えると,2.5Vのディジタル信号を出力する.ここで,ベースラインの電位差は差 動増幅回路ブロックの ACC 回路に入力される ADC と BDC の電位差に比例する.つ まり,ADC と BDC がコンパレータのスレッショールド電圧を決めている.比例定数 は DIFA 回路の増幅機能に依存する.INV1S はコンパレータの出力波形を反転させる とともに,シュミットトリガー機能により波形を整える.これは,スレッショールド の近傍でのイレギュラーな動作を防止するのに役立つ.

図 3.16 はコンパレータ回路の出力信号 v(CMPDOUT) と差動増幅回路からの出力 AIN と BIN の差をとった波形 (v(MON2,MON3)) を示した図である. AIN と BIN の 差 (v(MON2,MON3)) が 0V を超えたところでコンパレータが動作している様子が確 認できる.



図 3.16: コンパレータ回路の出力信号 v(CMPDOUT) と差動増幅回路からの出力の差 をとった波形 (v(MON2,MON3))

3.4.2 アナログ制御回路



図 3.17: アナログ制御回路

表 3.5: アナログ制御回路の素子・端子の機能

素子・端子名	機能
EDFFP	フリップ・フロップ
TRBUF	トライステートバッファー
NANDP	NAND 素子
1P,4P	インバータ
XSEL	XSEL 信号入力端子
YSEL	YSEL 信号入力端子
WR	フリップ・フロップイネーブル入力
DIN	フリップ・フロップへのデータ入力
CK	フリップ・フロップ同期信号入力
INIT	フリップ・フロップのリセットスイッチ
SELB	SELB 信号出力
SEL	SEL 信号出力
TPENB	テストパルスイネーブル出力
DOUT	テストパルスイネーブルチェック信号出力
S0,S1,S2	モニタチャンネル選択信号出力

図 3.17 にアナログ制御回路の回路構成を示した. CHAIN1 回路内の波形観測点を 選択するための信号 (S0, S1, S2), ピクセル選択信号 (SEL, SELB), 及びテストパ ルス信号を制御する TPENB 信号を出力する.



図 3.18: CHAIN3 回路のシンボル(左)とその内部構成(右)

図 3.18 は CHAIN3 回路の回路構成を示しており, イネーブルデータ端子付フリッ プ・フロップ, トライステートバッファー, インバータ, 及び NAND 回路とから構成 されている . D0 , D1 は次段の DEC2 回路において , CHAIN1 回路内の波形観測点を 選択するための信号を生成するための信号である,D2は本回路においては使用されな い出力である.TPENB はテストパルスイネーブル信号であり, CHAIN1 回路におい て TPENB がハイレベルのときにテストパルスを回路内に流す. DOUT は TPENEB 信号のレベルをチェックするための出力信号であり, TPENB と同じ信号レベルを出 力する.SELはピクセル選択用の信号であり,選択されているピクセルにおいては信 号レベルがハイレベルとなっている.また,複数のピクセルにおいて SEL 信号が同時 にハイレベルとなることはない.WR は SEL がハイレベルのピクセル(選択されて いるピクセル)において,フリップフロップのイネーブル信号となり,信号レベルが ハイレベルのときにのみフリップ・フロップが動作する.CKはフリップフロップの クロック信号であり、信号レベルがハイレベルになるときにフリップ・フロップの状 態に合わせてフリップ・フロップの出力を変化させる. INIT はフリップ・フロップの リセットスイッチであり,信号レベルがハイレベルのときにフリップフロップの出力 がローレベルになる.

図 3.21,図 3.23,図 3.25 はそれぞれ CHAIN1 回路の MON1, MON2, MON3の 出力波形をモニタするための CHAIN3 回路のセットアップを示した図である[†].

[†]図 3.21,図 3.23,図 3.25 中の信号は全て 0V~2.5V のディジタル信号である.波形が重なると分か りにくいため,0V 電圧をずらして示してある.また,信号入力のタイミングは図に示したとおりである.



図 3.19: DEC2 回路のシンボル(左)とその内部構成(右)

表 3.6: DEC2 の真理値表

input		output			
A0	A1	$\mathbf{Q}0$	Q1	Q2	Q3
0	0	1	0	0	0
0	1	0	0	1	0
1	0	0	1	0	0
1	1	0	0	0	1

図 3.19 は DEC2 回路の回路構成を示しており,インバータと AND 回路とから構成される.CHAIN1 回路内波形のモニタチャンネル選択用デコーダである.Q0,Q1,Q2 はそれぞれ CHAIN1 回路の MON1, MON2, MON3 の出力波形をモニタするための信号であり,A0,A1 の組み合わせで Q0,Q1,Q2 の出力が変化する.表 3.6 に 真理値表が示してある.Q3 は本回路においては使用されない出力である.



図 3.20: モニタ回路

表 3.7: モニタ回路の素子・端子の機能

素子・端子名	機能
OP1	増幅要素
MONSW	モニタチャンネル選択スイッチ
MON1,MON2,MON3	CHAIN1の観測点からの信号
$\operatorname{S0,S1,S2}$	モニタチャンネル選択信号
SEL, SELB	ピクセル選択信号
VL4	0V 基準電圧
MONOUT	モニタ回路の出力

図 3.20 にモニタ回路の回路構成を示した.SEL, SELB は選択されているピクセル を示す信号であり, SEL がハイレベル(SELB がローレベル)のときにはピクセルが 選択されていて, SELB がハイレベル(SEL がローレベル)のときにはピクセルが非 選択であることを示す.VL4 は 0V 基準電位で OP1 の動作に必要である.OP1 は増 幅要素であり,ユニティーゲイン・バッファの回路構成をとってノイズをキャンセル する役割を担っている.MON1 は CHAIN1 回路の前置増幅器サブブロックの出力信 号, MON2, MON3 は差動増幅回路サブブロックの出力信号である.S0,S1,S2 は MONSW のスイッチであり,スイッチ信号がハイレベルとなっている MONSW に入 力している MON1, MON2, MOM3 のいずれかが MONOUT として出力される.

図 3.22,図 3.24,図 3.26 はそれぞれ MON1, MON2, MON3の信号を MONOUT として出力したものである[‡].S0,S1,S2の信号レベルが確定してからは MON1, MON2, MON3の信号がモニタ回路から波高,及び時間分解能が十分な精度で観測されていることが分かる.なお,700ns 当たりの信号は TPENB 信号がローレベルからハイレベ

^{‡2.5V} ディジタル信号の TPENB 信号の出力と S0, S1, S2 信号の波形が重なってしまうので, それ らの信号の波形をずらして示している.

ルになるときの雑音信号が増幅されたものである.このため,計測はこの雑音がベースラインまで復帰してから開始する必要がある.



図 3.21: MON1 出力波形モニタ用信号



図 3.22: モニタ回路で MON1 の波形を観測



図 3.23: MON2 出力波形モニタ用信号



図 3.25: MON3 出力波形モニタ用信号



図 3.24: モニタ回路で MON2 の波形を観測



図 3.26: モニタ回路で MON3 の波形を観測



図 3.27: ディジタル回路の構成

図 3.27 にディジタル回路部の回路構成を示した.ディジタル回路の構成は以下の通 りである.

- CHAIN1回路からのディジタル出力信号をグレイコードで計数するカウンタ回路
- 計数値を保持するレジスタバンク
- レジスタを選択するための制御回路

それぞれの回路についての詳細を以下で記述する.



図 3.28: COUNT8 回路のシンボル(左)とその内部構成(右)

素子・端子名	機能
EDFFP	フリップ・フロップ
COUNT4	4bit カウンタ
ENB	イネーブル信号
CK	入力クロック信号
RB	リセット信号
CARRY	キャリー信号(本回路においては使用しない)
B0, B1, B2, B3, B4, B5, B6, B7	通常の2進コード出力信号
Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7	グレイコード出力信号

表 3.8: COUNT8 回路の素子・端子の機能

図 3.28 は COUNT8 の回路構成を示しており, COUNT4 回路, フリップ・フロップ, インバータとから構成される.COUNT8 回路は CHAIN1 回路からのディジタル出力 信号をグレイコードで計数する 8bit の 2 進力ウンタ回路である.COUNT4 は 4bit の 2 進力ウンタであり,並列に接続された 2 つの COUNT4 を同期させることにより 8bit の計数が可能になる.ENB 信号が八イレベルの状態のときに CHAIN1 からのディジ タル信号をカウントする.RB 信号はリセット信号であり,RB 信号が八イレベルにな るとカウンタの計数値がリセットされる.B0,B1,B2,B3,B4,B5,B6,B7 のそ れぞれは通常の 2 進コードを表す信号であり,信号の八イレベルは1,ローレベルは 0 を表す.B0~B7 が通常の 2 進数の 1bit~8bit にそれぞれ対応している.Q0,Q1, Q2,Q3,Q4,Q5,Q6,Q7 のそれぞれはグレイコードの 2 進コードを表す信号であ り,信号の八イレベルは1,ローレベルは 0 を表す.Q0~Q7 がグレイコードの 2 進数 の 1bit 桁~8bit 桁にそれぞれ対応している.本回路においては COUNT8 回路を Q0 ~Q1を使用するグレイコードカウンタとして用いる.通常の 2 進コードでは 0111 の 次は 1000 という具合に 1 を加えることにより,多くの文字が同時に変化する場合が あるが,グレイコードでは必ず 1 文字しか変化しない.そのため,2 進コードのカウ ンタでは検出器からの1つのディジタル信号を計数するときに,複数の桁が同時に変わった瞬間の出力を読み込んでしまったレジスタバンクは,とんでもなく違った値に 解釈してしまう恐れがあるが,グレイコードを用いたカウンタでは誤差を高々1カウントに抑えることができる.

数	2 進コード	グレイコード
0	$0 \ 0 \ 0 \ 0$	0000
1	$0 \ 0 \ 0 \ 1$	$0 \ 0 \ 0 \ 1$
2	$0 \ 0 \ 1 \ 0$	$0 \ 0 \ 1 \ 1$
3	$0 \ 0 \ 1 \ 1$	$0 \ 0 \ 1 \ 0$
4	$0\ 1\ 0\ 0$	$0\ 1\ 1\ 0$
5	$0\ 1\ 0\ 1$	$0\ 1\ 1\ 1$
6	$0\ 1\ 1\ 0$	$0\ 1\ 0\ 1$
7	$0\ 1\ 1\ 1$	$0\ 1\ 0\ 0$
8	$1 \ 0 \ 0 \ 0$	$1 \ 1 \ 0 \ 0$
9	$1 \ 0 \ 0 \ 1$	$1 \ 1 \ 0 \ 1$
10	$1 \ 0 \ 1 \ 0$	$1 \ 1 \ 1 \ 1$
11	$1 \ 0 \ 1 \ 1$	$1 \ 1 \ 1 \ 0$
12	$1 \ 1 \ 0 \ 0$	$1 \ 0 \ 1 \ 0$
13	$1 \ 1 \ 0 \ 1$	$1 \ 0 \ 1 \ 1$
14	$1\ 1\ 1\ 0$	$1 \ 0 \ 0 \ 1$
15	$1 \ 1 \ 1 \ 1$	$1 \ 0 \ 0 \ 0$

表 3.9:4 ビット数の2進コードとグレイコードの対応表

3.5.2 REGBNK4回路

表 3.10: REGBNK4 回路の素子・端子の機能

素子・端子名	機能
DEC2B	書き込む LATCH8 を選択するデコーダ
DEC2N	読み込む LATCH8 を選択するデコーダ
LATCH8	COUNT8 の計数値を記録するラッチ回路
W1,W0	書き込むLATCH8 を選択するための信号
WSEL	DEC2B のセレクト信号
R1,R0	読み込む LATCH8 を選択するための信号
\mathbf{RSEL}	DEC2N のセレクト信号
RB	記録されている値のリセット信号
D0, D1, D2, D3, D4, D5, D6, D7	入力信号
Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7	出力信号



図 3.29: REGBNK4 回路のシンボル (左) とその内部構成 (右)

図 3.29 は REGBNK4 回路の回路構成を示しており, LATCH8, DEC2N, DEC2B, インバータとから構成される.LATCH8 は 8bit のラッチ回路であり, COUNT8 回路の 計数値を記録する.DEC2B は COUNT8 回路の計数値を書き込む LATCH8 を選択す るためのデコーダである.WSEL がハイレベルの状態で動作し,W0,W1 に依ってど の LATCH8 に書き込むかを選択する.選択された LATCH8 に COUNT8 からの入力 信号 D0 ~ D7 が記録される.DEC2N は COUNT8 回路の計数値を読み出す LATCH8 を選択するためのデコーダである.RSEL がハイレベルの状態で動作し,R0,R1 に 依ってどの LATCH8 から読み込むかを選択する.選択された LATCH8 の Q0 ~ Q7 が 読み出される.



図 3.30: DEC2B 回路のシンボル(左)とその内部構成(右)

表 3.11: DEC2B 回路の素子・端子の機能

素子・端子名	機能
A1,A2	入力信号
SEL	セレクト信号
Q0,Q1,Q2,Q3	出力信号

表 3.12: DEC2B の真理値表

input		output			
A0	A1	$\mathbf{Q0}$	Q3		
0	0	1	0	0	0
0	1	0	0	1	0
1	0	0	1	0	0
1	1	0	0	0	1

図 3.30 は DEC2B 回路の構成を示しており, NAND 回路, AND 回路, インバータ とから構成される. COUNT8 からの入力信号を書き込む REGBNK4 回路を選択する ためのデコーダである.SEL がハイレベルの状態で動作し, A0, A1 の入力信号の値 に依って Q0~Q3 の出力信号のいずれか一つがハイレベルになり, どの REGBNK4 に 書き込むかを選択する.A0, A1 と Q0, Q1, Q2, Q3 の真理値表を表 3.12 に示した. なお, REGBNK4 回路を構成している DEC2B も同じ回路である.



図 3.31: DEC2N 回路のシンボル(左)とその内部構成(右)

表 3.13: DEC2N 回路の素子・端子の機能

素子・端子名	機能
A1,A2	入力信号
SEL	セレクト信号
Q0,Q1,Q2,Q3	出力信号

表 3.14: DEC2N の真理値表

inț	out	output			
A0	A1	Q0	Q1	Q2	Q3
0	0	0	1	1	1
0	1	1	1	0	1
1	0	1	0	1	1
1	1	1	1	1	0

図 3.31 は DEC2N 回路の構成を示しており, NAND 回路, インバータとから構成される. COUNT8 からの入力信号を読み込む REGBNK4 回路を選択するためのデコー ダである. SEL がハイレベルの状態で動作し, A0, A1 の入力信号の値に依って Q0 ~Q3 の出力信号のいずれか一つがハイレベルになり, どの REGBNK4 から読み込む かを選択する. A0, A1 と Q0, Q1, Q2, Q3 の真理値表を表 3.14 に示した.

なお, REGBNK4回路を構成している DEC2N も同じ回路である.

3.6 Glue 回路の構成

Glue回路							
САРО		CAPB	CAPB	CAPB	CAPB	CAPB	CAPB
САРХҮ		CAPT	CAPT	CAPT	CAPT	CAPT	САРТ
CAPL		CELLA	CELLA	CELLA	CELLA	CELLA	CELLA
CAPL		CELLA	CELLA	CELLA	CELLA	CELLA	CELLA
CAPL		CELLA	CELLA	CELLA	CELLA	CELLA	CELLA
CAPL		CELLA	CELLA	CELLA	CELLA	CELLA	CELLA
CAPL		CELLA	CELLA	CELLA	CELLA	CELLA	CELLA
CAPL		CELLA	CELLA	CELLA	CELLA	CELLA	CELLA
 ピクセル回路							

図 3.32: Glue 回路の構成

図 3.32 に Glue 回路の構成を示した. Glue 回路とは,ピクセルを結合して集積回路 としてまとまった動作をするために必要な周辺回路をいう.本回路における Glue 回 路は CAPO, CAPXY 回路がそれぞれ一つずつあり, CAPB, CAPT が横方向に6個 ずつ並び CAPL 回路が縦方向に6個ずつ並ぶ.

以下では Glue 回路を構成するそれぞれの回路について詳述する.

3.6.1 CAPO 回路



図 3.33: CAPO 回路のシンボル(左)とその内部構成(右)

表 3.15: CAPO 回路の素子・端子の機能

素子・端子名	機能	
BIAS	バイアス回路	
$\mathbf{PRREF}, \mathbf{TMREF}, \mathbf{GNREF}, \mathbf{FBREF}$	バイアス電流	
VTHA, VTHB	スレッショールド用入力信号	
TPDC1, TPDC0	テストパルス用入力信号	
VL	BIAS 回路出力の VL(0V) 基準電圧	
${\bf PRREFQ}, {\bf TMREFQ}, {\bf GNREFQ}, {\bf FBREFQ}$	BIAS 回路出力の VH(2.5V) 基準電圧	
VTHAQ, VTHBQ	スレッショールド用出力信号	
TPDCQ1,TPDCQ0	テストパルス用出力信号	

図 3.33 は CAPO 回路の構成を示している.CAPO 回路はアナログ信号の入出力を 統括している.VTHA,VTHB,VTHAQ,VTHBQ は CHAIN1 回路における差動 スレッショールドを与えるための入出力信号である.TPDC1,TPDC0,TPDCQ1, TPDCQ0 は CHAIN1 回路に入力するテストパルス用の入出力信号であり,CAPXY 回 路の TPEXEC 信号がローレベルからハイレベルになるときに、テストパルスが TPDC0 の電圧から TPDC1 の電圧に変化することにより、パルスを発生させる.PRREF, FBREF,TMREF,GNREF はバイアス電流であり,BIAS 回路を通して VH(2.5V), VM(1.25V),VL(0V)の基準電圧に振り分けられる.PRREFQ,FBREFQ,TMREFQ, GNREFQ はそれぞれ PRREF,FBREF,TMREF,GNREF バイアス電流を BIAS 回路で VH(2.5V) の基準電圧にしたものである. VL は GNREF バイアス電流を BIAS 回路で VL(0V) の基準電圧にしたものである.

3.6.2 CAPB回路



図 3.34: CAPB 回路のシンボル(左)とその内部構成(右)

表 3.16: CAPB 回路の素子・端子の機能

素子・端子名	機能	
BIAS,BIAS10	バイアス回路	
OP1	増幅要素	
PRREF,TMREF,GNREF,FBREF	バイアス電圧	
VTHA,VTHB	スレッショールド用入力電圧	
TPDC0,TPDC1	テストパルス用入力電圧	
VH1, VH2, VH3, VH4	2.5V 基準電圧	
VM1, VM2, VM3, VM4	1.25V 基準電圧	
VL1, VL2, VL3, VL4	0V 基準電圧	
TPDCQ0, TPDCQ1	テストパルス用出力電圧	

図 3.34 に CAPB 回路の構成を示している.CAPB 回路では CAPO 回路の出力信号 を,さらにアナログ回路部において用いる基準電圧,テストパルス用信号,テストパ ルス用信号に振り分ける.VTHA,VTHB は CHAIN1 回路における差動スレッショー ルドを与えるための入出力信号である.TPDC1,TPDC0,TPDCQ1,TPDCQ0 は CHAIN1 回路に入力するテストパルス用の入出力信号であり,TPDC1,TPDC0の 入力信号を OP1を用いたユニティ・ゲイン・バッファ回路を通して出力した信号が TPDCQ1,TPDCQ0の出力信号である.PRREF,FBREF,TMREF,GNREF は バイアス電圧であり,BIAS 回路を通し,トランジスタで電流に変え,さらにBIAS 回 路で VL1,VL2,VL3,VL4,VM1,VM2,VM3,VM4,VH1,VH2,VH3,VH4 の基準電圧に変える.



図 3.36: CAPXY 回路のシンボル(左)とその内部構成(右)

表 3.17: CAPXY

素子・端子名	機能	
LVR	レシーバ回路	
DFFC	フリップ・フロップ	
BIASP	バイアス回路	
OP1B	増幅要素	
VL	0V 基準電圧	
VH	2.5V 基準電圧	
MONOUT	CHAIN1 回路出力のモニタ波形入力信号	
D0, D1, D2, D3, D4, D5, D6, D7	REGBNK4 回路出力信号の入力信号	
DOUT	CHAIN3 回路出力信号の入力信号	
XSEL	XSEL 信号	
XCK	XCK 信号	
YSEL	YSEL 信号	
YCK	YCK 信号	
INIT	CHAIN3 回路のフリップ・フロップリセット用入力信号	
RST	リセット入力信号	
DIN	CHAIN3 回路のフリップ・フロップデータ用入力信号	

素子・端子名	機能	
WCK	CHAIN3 回路のフリップ・フロップ同期信号用入力信号	
WR	CHAIN3 回路のフリップ・フロップイネーブル用入力信号	
ENB1,ENB0	イネーブル入力信号	
R0,R1,R2,R3	REGBNK4 の読み込み選択入力信号	
TPEXC1,TPEXC0	テストパルス切り替え用入力信号	
W00,W01,W10,W11 W20,W21,W30,W31	REGBNK4の書き込み選択入力信号	
MONOUTQ	CHAIN1 回路出力のモニタ波形出力信号	
DOUTQ	CHAIN3 回路出力信号の入力信号	
Q0, Q1, Q2, Q3, Q4, Q5, Q6, Q7	REGBNK4 回路出力信号の出力信号	
$\rm W0Q, W1Q, W2Q, W3Q$	REGBNK4 の書き込み選択出力信号	
m R0Q, R1Q, R2Q, R3Q	REGBNK4 の読み込み選択出信号	
YCKQ	YCKQ 信号	
\mathbf{YSELQ}	YSELQ 信号	
ENBQ	イネーブル出力信号	
WRQ	CHAIN3 回路のフリップ・フロップイネーブル用出力信号	
WCKQ	CHAIN3 回路のフリップ・フロップ同期信号用出力信号	
DINQ	CHAIN3 回路のフリップ・フロップデータ用出力信号	
RSTQ	リセット出力信号	
INITQ	CHAIN3 回路のフリップ・フロップリセット用入力信号	
XSELQ	XSELQ 信号	
XCKQ	XCKQ 信号	
TPEXCQ	テストパルス切り替え用出力信号	

図 3.36 は CAPXY 回路の構成を示しており, 増幅要素 OP1B, バイアス回路 BI-ASP, フリップ・フロップ DFFC CAPXY 回路はディジタル回路の全ての信号が通 る.DFFC の一つは読み書きする CELLA の列を指定するシフトレジスタ回路の一部 であり, XCK, XSEL の値に依って, XSELQ の値が変化する.もう一つの DFF は読 み書きする CELLA の行を指定するシフトレジスタ回路の一部であり, YCK, YSEL の値に依って, YSELQ の値が変化する.

D0~D7,Q0~Q7はCELLAのディジタル回路部におけるREGBNK4回路からの 出力信号がCAPTを通ってきた入出力信号である.MONOUTはCELLAのアナロ グ回路部におけるCHAIN1回路のモニタ波形がCAPTを通ってきた入力信号であり, OP1Bを用いたユニティ・ゲイン・バッファー回路を通ってMONOUTQが出力され る.このとき,0V基準電圧VLがかかっているときにOP1Bは動作する.WR,WRQ はCELLAのアナログ回路部におけるCHAIN3回路のフリップ・フロップのイネー ブル用入出力信号WCK,WCKQはCHAIN3回路のフリップ・フロップの同期信号 用入出力信号である.DIN,DINQはCHAIN3回路のフリップ・フロップのデータ 用入出力信号である.INIT,INITQはCHAIN3回路のフリップ・フロップをリセッ トするための入出力信号である.ENB0,ENB1,EBNQはCELLAのディジタル回路 部における COUNT8 回路のイネーブル信号,及び DEC2B 回路のセレクト信号用入 出力信号である.W00~W31,W0Q~W3Q は CELLA のディジタル回路部において COUNT8 の計数値を書き込む REGBNK4 回路を選択するための入出力信号である. R0~R3,R0Q~R3Q は CELLA のディジタル回路部において COUNT8 の計数値を 読み込む REGBNK4 回路を選択するための入出力信号である.TPEXEC1,0 はテス トパルスを発生させるための信号であり,TPEXEC1 がローレベルからハイレベルに 変化するときに,パルスが発生する.VH(2.5V) はトランジスタを通して電流になり, BIASP 回路によって 1.25V 基準電圧 VM と 0V 基準電圧 VL とに振り分けられ,LVR 回路の電源となっている.LVR 回路は検出器からの微弱な信号に干渉して,アナログ 信号の品質を劣化させるのを防ぐ役割を担っています.

3.6.4 CAPT 回路



図 3.37: CAPT 回路のシンボル(左)とその内部構成(右)

素子・端子名	機能	
DFFC	フリップ・フロップ	
SW0	スイッチ回路	
TRBUF	トライステート・バッファー	
XSEL	XSEL 信号	
XCK	XCK 信号	
TPEXC	テストパルス切り替え信号	
TPDC0,TPDC1	テストパルス用入力信号	
VH1, VH2, VH3, VH4	2.5V 基準電圧	
VM1, VM2, VM3, VM4	1.25V 基準電圧	
VL1, VL2, VL3, VL4	0V 基準電圧	
VTHA,VTHB	スレッショールド用入力信号	

表 3.18: CAPT 回路の素子・端子の機能

素子・端子名	機能	
D0,D1,D2,D3,D4,D5,D6,D7	REGBNK4 からの入力信号	
MONOUT	CHAIN1 回路のモニタ波形入力信号	
Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7	トライステート・バッファーからの出力信号	
MONOUTQ	CHAIN1 回路のモニタ波形出力信号	
TPQ	テストパルス出力信号	
\mathbf{XSELQ}	XSELQ 信号	
XSELP	XSELP 信号	

図 3.37 は CAPT 回路の構成を示しており,フリップ・フロップ DFFC,トライス テート・バッファー TRBUF, スイッチ SW0, インバータとから構成される.DFFCは 読み書きする CELLA の列を指定するシフトレジスタ回路の一部であり, XCK, XSEL の値に依って, XSELQ, XSELPの値が変化する. XSELQ がハイレベルの状態であ る CAPT の列の CELLA が選択され,トライステート・バッファー TRBUF が動作 し,同時にTPEXECがハイレベルのときにテストパルス出力TPQのスイッチSW0 が動作する.D0~D7 は CELLA の REGBNK4 回路からの入力信号であり, トライ ステート・バッファーが動作しているとき, すなわち XSELQ がハイレベルのときに は、それぞれ Q0~Q7 として出力する. TPEXEC は TPQ に影響を与え, XSELQ がハイレベルのもとで, TPEXEC がハイレベルであれば TPQ は TPDC0 と同電位 になり, TPEXEC がローレベルであれば TPQ は TPDC1 と同電位になる.つまり, TPEXEC がローレベルからハイレベルに変化するところで, TPQ は TPDC0 の電位 から TPDC1 の電位に変化し、その電位差のパルスを出力することになる. CELLA の CHAIN1 回路におけるスレッショールド電圧を与える VTHA, VTHB, 0V 基準電 圧 VL0~VL3, 1.25V 基準電圧 VM0~VM3, 2.5V 基準電圧 VH0~VH3 はそのまま CELLA に伝わる.



図 3.38: CAPL 回路のシンボル(左)とその内部構成(右)

素子・端子名	機能	
DFFC	フリップ・フロップ	
TRBUF	トライステート・バッファー	
W0,W1,W2,W3	REGBNK4の書き込み選択入力信号	
R0,R1,R2,R3	REGBNK4 の読み込み選択入力信号	
YCK	YCK 信号	
YSEL	YSEL 信号	
ENB	イネーブル信号	
WR	CHAIN3 回路のフリップ・フロップイネーブル用入力信号	
WCK	CHAIN3 回路のフリップ・フロップ同期信号用入力信号	
DIN	CHAIN3 回路のフリップ・フロップデータ用入力信号	
RST	リセット信号	
INIT	CHAIN3 回路のフリップ・フロップリセット用入力信号	
DOUT	CHAIN3 回路出力の DOUT 入力信号	
DOUTQ	CHAIN3 回路出力の DOUT 出力信号	
YSELP	YSELP 信号	
m WRQ	CHAIN3 回路のフリップ・フロップイネーブル用出力信号	
DINQ	CHAIN3 回路のフリップ・フロップデータ用出力信号	
WCKQ	CHAIN3 回路のフリップ・フロップ同期信号用出力信号	
W3Q, W2Q, W1Q, W0Q	REGBNK4の書き込み選択出力信号	
R3Q, R2Q, R1Q, R0Q	REGBNK4 の読み込み選択出力信号	
ENBQ	イネーブル出力信号	

素子・端子名	機能
RSTQ	リセット出力信号
INITQ	CHAIN3 回路のフリップ・フロップリセット用出力信号
YSELQ	YSELQ 信号

図 3.38 は CAPL 回路の構成を示しており,フリップ・フロップ DFFC,トライス テート・バッファー TRBUF , NAND 回路 , インバータとから構成される . DFFC は読 み書きする CELLA の行を指定するシフトレジスタ回路の一部であり, YCK, YSEL の値に依って, YSELQ, YSELPの値が変化する. YSELQ がハイレベルの状態であ る CAPL の行の CELLA が選択され , トライステート・バッファー TRBUF が動作 し, CELLA におけるアナログ回路部の CHAIN3 回路の出力である DOUTQ が出力 される . W0 ~ W3 , W0Q ~ W3Q は CELLA のディジタル回路部において COUNT8 の計数値を書き込む REGBNK4 回路を選択するための入出力信号である.R0~R3, R0Q~R3Q は CELLA のディジタル回路部において COUNT8 の計数値を読み込む REGBNK4回路を選択するための入出力信号である.WR, WRQはCHAIN3回路の フリップ・フロップのイネーブル用入出力信号 WCK, WCKQ は CHAIN3 回路のフ リップ・フロップの同期信号用入出力信号である.DIN, DINQは CHAIN3 回路のフ リップ・フロップのデータ用入出力信号である. INIT, INITQ は CHAIN3 回路のフ リップ・フロップをリセットするための入出力信号である.RST, RSTQはCHAIN3 回路のフリップ・フロップリセット用入力信号である. ENB, EBNQ は CELLA の ディジタル回路部における COUNT8 回路のイネーブル信号,及び DEC2B 回路のセ レクト信号用入出力信号である.

第4章 回路シミュレーションを用いた評価 試験

本章では前章までにおいて設計した回路に対してシミュレーションを用いた評価試験 を行う.アナログ部においてはSPICEシミュレーションを,ディジタル部においては velilogシミュレーションを用いて評価試験を行う.

4.1 シミュレーションの手法

本研究回路はアナログ-ディジタル混載型の回路であり,アナログ回路部とディジタ ル回路部の,それぞれについて別々にシミュレーションを行う.アナログ回路部にお いては,Tanner 社の S-Edit を用いて回路設計を行い,その S-Edit によってネットリ ストを作成し,同じくTanner 社の T-Spice を用いて回路シミュレーションを行う.こ こで,ネットリストとは回路の接続状態をテキストで示した情報である.SPICE とは Simulation Program with Integrated Circuit Emphasis の略であり,電子回路シミュ レータである.本研究回路は 36 ピクセルから構成される回路であるが,シミュレー ションに要する時間やパソコンのスペックの制限より SPICE シミュレーションは一つ のピクセル回路について行う.アナログ回路シミュレーションでは,先ず検出器から の信号が2段の増幅器で増幅され,コンパレータでディジタル化される様子を観測す る.次に,同様のシミュレーションを skew 条件,温度条件を変えて行う.続いて,電 子雑音の影響,電源電圧のゆれに対する感度を調べる.最後に,ILC における実際の 測定環境で2次光子等のバックグラウンドを除去するために設定されるスレッショー ルド電圧のもとでシミュレーションを行う.以上の回路シミュレーションによりアナ ログ回路部の評価を行う.

ディジタル回路部においては verilog を用いた回路シミュレーションを行う.アナロ グ回路部から入力される信号を仮定し,その信号がカウント回路で計数される様子を 観測する.また,カウント回路の計数値を全てのラッチ回路に読み書きし,漏れの無 いシミュレーションを行う.ここで,verilogとはディジタル回路設計用の論理シミュ レータである.

4.2 アナログ部



図 4.1: アナログ部の評価用回路図

図 4.2 はアナログ回路部の評価用の回路図である.アナログ回路の CHAIN1,モニタ 回路,アナログ制御回路,及びグルー回路の CAPO,CAPB 回路からなる.CAPO 回 路にはバイアス電流 PRREF,TMREF,GIREF,FBREF,及びスレッショールド用 電圧 VTHA,VTHBを入力している.ここで,テストパルス用電圧 TPDC0,TPDC1 は用いておらず,CHAIN1 回路に直接テストパルスを入力している.CHAIN1 回路 には 1500ns に-400mV,1800ns に-300mV,2100ns に-200mV,2400ns に-100mVの 電圧を与えており,これらは 0.0125pF のコンデンサによりそれぞれ 31250,23438, 15625,7813 電子相当の負電荷インパルスに変えられて CHAIN1 回路に入力される. 300ns には ACC 回路のスイッチ信号(RB)を入力している.アナログ制御回路に入力 する信号 DIN,CK,WR,INIT,XSEL,YSELを調整して,CHAIN1 回路の MON1, MON2,MON3 の波形をそれぞれモニタできるようにしている.表4.1*に上記セッ

^{*}アナログ制御回路の CHAIN3 に入力する信号である XSEL, YSEL, DIN, CK, WR, INIT につ いては MON1, MON2, MON3 のいずれをモニタするかによって入力のタイミングなどが変わってく るため表には記載していない.詳細は 3.4.2節のアナログ制御回路を参照.実際に入力している信号に ついては図 3.21, 図 3.23, 図 3.25 を参照.

トアップにおける入力信号を整理した.

表 4.1: アナログ部の評価用回路図の入力信号

名称	値	タイミング
VTHA	$1.245\mathrm{V}$	-
VTHB	$1.255\mathrm{V}$	-
PRREF	$100 \mu A$	-
TMREF	$100 \mu A$	-
GIREF	$100 \mu A$	-
FBREF	$100 \mu A$	-
入力パルス 1(TP)	$-400 \mathrm{mV}$	$1500 \mathrm{ns}$
入 力パルス 2	$-300 \mathrm{mV}$	$1800 \mathrm{ns}$
入力パルス 3	$-200 \mathrm{mV}$	$2100 \mathrm{ns}$
入力パルス 4	-100mV	$2400 \mathrm{ns}$
RB	$2.5\mathrm{V}$	300 ns

図 4.2 にテストパルス(v(TP)), テストパルスも含めたすべての入力信号(v(AIN)), ソースフォロア回路からの出力信号(v(MON1)), 差動増幅回路サブブロックからの 出力信号(v(MON2)とv(MON3)及びそれらの差分をとったv(MON2,MON3)), コンパレータ - の出力信号(v(CMPDOUT))の信号波形を示した.ここで, 1.2µs より前の信号が乱れているのは, 700nsのTPENB信号の影響である.

図より信号が大きい程ベースラインに戻るまでの時間が長くなり,コンパレータからの出力がハイレベルになっている時間が長くなっていることが判る.このことは非常に大きい信号が入力された場合には300ns での信号の分離ができなくなることを意味している.ただし,図では最大で31250の電子が入力した場合でも連続する信号が完全に分離されており,3Dシリコンピクセルセンサーからの典型的な信号スケールが15000電子程度であることを考えるとこれ以上の信号が入力されることはほとんどない.さらに,Pair Monitor は35000のピクセルからなり,約300ns間隔のビームバンチにより対生成された電子(陽電子)群が同じピクセルに飛び込む可能性も小さい.以上のことより,本研究回路が機能しない場合というのは非常に稀であり,本研究回路はILCのビーム構造を調べるのに十分な時間分解能を持った回路であると結論できる.

図 4.3,図 4.4,図 4.5 は図 4.2 の波形をモニタ回路で観測したときの波形である. MON1,MON2,MON3の信号それぞれがモニタできていることが分かる.ここで, モニタ波形が 1.2µs より前で乱れているのは,モニタ回路において観測する信号を選 択する信号が,まだ決定されていないためである.







図 4.3: モニタ回路で MON1 の波形を観測



図 4.4: モニタ回路で MON2 の波形を観測



図 4.5: モニタ回路で MON3 の波形を観測

図 4.6 は図 4.2 のセットアップにおいて FF, TT, SS, FS, SF の 5 通りについて シミュレーションを行ったものである.pMOS トランジスタや nMOS トランジスタ を生成するときにはある程度,半導体プロセス毎にトランジスタの性能に差がでてし まうことは避けることができない.そこで,その性能に最大限に差がついてしまった 状態でも,正常に回路が動作するか確認するのが skew テストである.ここで,T は Typical,F は Fast,S は Slow を表しており、それぞれ典型的なトランジスタ,速いト ランジスタ,遅いトランジスタを表す.そして,例えば skew 条件が FS とは, nMOS トランジスタが Fast で pMOS トランジスタが Slow であることを表している.

図 4.6 より,前置増幅器からの出力波形のベースラインの電圧が,skew 条件に依存 して変化しているのが分かる.また,次段の差動増幅回路ブロックからの出力波形も skew 条件に影響を受けてベースラインの電圧が変化しているのが分かる.ただし,差 動増幅回路からの2つの出力電圧の両方がskew 条件に依って同じ方向に変化してい る.そのため,差動増幅回路ブロックからの出力の差を取った波形には,ベースライ ン電圧,立ち上がり時間,ピーク電圧の変化がほとんどなく,またベースライン電圧 に戻るまでの時間に若干の変化は見られるが,その変化は小さいものであり,ほとん ど skew 条件による影響を受けていない.以上のことより,skew 条件を変化させた状 態でも,本研究回路は十分な時間分解能を保ってアナログ信号をディジタル信号に変 換することができる.つまり,本研究回路は十分な skew 条件に対する耐性を持って いると結論できる.

4.2.2 温度テスト

図 4.7 は図 4.2 のセットアップにおいて-50,-25,0,25,50 の5 通りの場合についてシ ミュレーションしたものである.この図より,前置増幅器からの出力波形のベースラ インの電圧が,温度に依存して変化していることが分かるが,次段の差動増幅回路ブ ロックからの出力波形はほとんど温度による影響を受けていない.そのため,差動増 幅回路ブロックからの出力の差を取った波形も,ベースライン電圧,立ち上がり時間, ピーク電圧の変化がほとんどなく,またベースライン電圧に戻るまでの時間に若干の 変化は見られるが,その変化は小さいものであり,ほとんど温度による影響を受けて いない.以上のことより,温度条件を変化させた状態でも,本研究回路は十分な時間 分解能を保ってアナログ信号をディジタル信号に変換することができる.つまり,本 研究回路は十分な温度条件に対する耐性を持っていると結論できる.



図 4.6: Skew テスト



図 4.7: 温度テスト
4.2.3 電子雑音テスト



図 4.8: 電子雑音評価用セットアップ

図4.8 にアナログ回路部の電子雑音の評価用回路図を示した.アナログ回路の CHAIN1, 及びグルー回路の CAPO, CAPB 回路からなる.CAPO 回路にはバイアス電流 PRREF, TMREF, GIREF, FBREF,及びスレッショールド用電圧 VTHA,VTHB を入力し ている.電子雑音の評価においてはテストパルスを入力する必要がないので,テスト パルス用電圧 TPDC0,TPDC1には信号を印加していない.300nsにACC 回路のス イッチ信号(RB)を入力している.電子雑音源として電流源(isrc)を用いており,そ の周波数を1kHz から1GHz まで変化させている.表に上記セットアップにおける入 力信号を整理した.

名称	值	タイミング	周波数領域
VTHA	$1.245\mathrm{V}$	-	-
VTHB	$1.255\mathrm{V}$	-	-
PRREF	$100 \mu { m A}$	-	-
TMREF	$100 \mu { m A}$	-	-
GIREF	$100 \mu { m A}$	-	-
FBREF	$100 \mu { m A}$	-	-
isrc	1A (単位信号)	-	$1 \mathrm{kHz} \sim 1 \mathrm{GHz}$
RB	$2.5\mathrm{V}$	300 ns	-

表 4.2: 電子雑音評価用回路図の入力信号

検出器容量が0,1,2,5,10pFの5通りの場合について,差動増幅回路サブブロックからの出力信号の差をとったものに対しての雑音電圧を評価する.ここで,雑音としてはショット雑音,熱雑音,フリッカ雑音を考慮しており,雑音源としては抵抗,トランジスタ,検出器漏れ電流を挙げることができる.詳細は付録Aを参照.図4.9,図4.10にその結果を示した[†].図4.9は雑音スペクトルの周波数特性を示したものであり,図4.10は図4.9の雑音スペクトルを周波数領域で積分したものである.したがって,図4.10の高周波端での値が出力における雑音値を示していることになる.表4.3にそれぞれの検出器容量に対する1Aの単位信号の下での高周波端での電圧値,つまり雑音値と,その値を実際の入力雑音に換算し電子数で示した.ここで,雑音値を電子数に換算する際には31250eの電荷に対して421.35mVのパルス波高が得られたことを用いている.表4.3より検出器容量が数pFのレンジにおいては,電子雑音は高々500e程度であり,スレッショールドレベルを2000eと考えるならば測定に与える電子雑音の影響は十分に小さいと言うことができる.

入 力容量(pF)	出力雑音(mV)	電子雑音への換算(e's)
0	2.38	177
1	4.49	333
2	7.24	537
5	15.28	1133
10	26.54	1968

表 4.3: 入力容量と電子雑音の関係

[†]回路に入力する信号は 1A の単位信号であり,図が示す雑音の出力電圧はその 1A の入力信号に対 するものである.得られた出力電圧を 4.2 節の結果を用いて実際の入力雑音に換算する.







図 4.10: 雑音スペクトル(周波数領域での積分値)

4.2.4 電源電圧のゆれに対する感度



図 4.11: 電源電圧のゆれに対する感度の評価用セットアップ

図 4.11 に電源電圧のゆれに対する感度の評価用回路図を示した.アナログ回路の CHAIN1,及びグルー回路の CAPO,CAPB 回路からなる.CAPO 回路にはバイア ス電流 PRREF,TMREF,GIREF,FBREF,及びスレッショールド用電圧 VTHA, VTHBを入力している.電子雑音の評価においてはテストパルスを入力する必要がな いので,テストパルス用電圧 TPDC0,TPDC1は用いていない.300nsにACC回路 のスイッチ信号(RB)を入力している.2.5Vのアナログ回路用電源 VDDに1Vの交 流電源(Vac)を接続し,その周波数を1kHzから1GHzで変化させている[‡].表に上記 セットアップにおける入力信号を整理した.

名称	值	タイミング	周波数領域
VTHA	$1.245\mathrm{V}$	-	-
VTHB	$1.255\mathrm{V}$	-	-
PRREF	$100 \mu { m A}$	-	-
TMREF	$100 \mu { m A}$	-	-
GIREF	$100 \mu { m A}$	-	-
FBREF	$100 \mu { m A}$	-	-
Vac	1V(単位信号)	-	$1 \rm kHz \thicksim 1 \rm GHz$
RB	2.5V(ディジタル)	$300 \mathrm{ns}$	-

表 4.4: 電源電圧の揺れに対する感度評価用回路図の入力信号

¹1Vの交流電源を用いているのは,1Vを0dBとして出力の電圧振幅をデシベル表示するためであ

り,実際の電源電圧の揺れを1Vと評価しているわけではない.

検出器容量が0,1,2,5,10 pF の 5 通りの場合について電源電圧を揺らし, 差動増幅回 路ブロックからの出力信号の差を取ったものに与える影響を $1 \text{kHz} \sim 1 \text{GHz}$ の周波数領 域において周波数特性を調べることで評価する.図4.12 にその結果を示した.ここで, 振幅は1Vを0dB としてデシベル表示で表している.検出器容量が0 pF で周波数が 6 MHz 付近のときに最大12.68 dB(4.3 倍)を示すが、電源電圧のゆれを 100μ V と考 えても出力電圧のゆれは 430μ V 程度であり、電子数に換算すると32 電子程度と無視 しても差し支えないレベルである.ここで,電圧値を電子数に換算する際には31250e の電荷に対して421.35mV のパルス波高が得られたことを用いている.



図 4.12: 電源電圧のゆれに対する感度テスト



4.3 Pair Monitor のバックグラウンド処理のための シミュレーション

図 2.11 において 70keV 以下の領域の分布は粒子のトラックが複数のピクセルにま たがって衝突したことによるバックグラウンドと、二次的な光子によるバックグラウ ンドの分布である.これらのバックグラウンドを取り除くために本研究回路では、外 部から差動型のスレッショールド電圧を 70keV 相当の電圧に設定する.図 4.13 は図 4.2 のセットアップにおいて VTHA、VTHB、テストパルス、検出器からの負電荷パ ルスの値を変えている.表 4.5 はそれらの値を記述したものである.

名称	値	タイミング
VTHA	$1.232\mathrm{V}$	-
VTHB	$1.268\mathrm{V}$	-
テストパルス	14844e's	$1500 \mathrm{ns}$
	13281e's	$1800 \mathrm{ns}$
検出器からの負電荷パルス	12969e's	$2100 \mathrm{ns}$
	12500e's	2400 ns

表 4.5: 本回路セットアップにおける入力信号

図 4.13: Pair Monitor のバックグラウンド処理のためのシミュレーション結果

図4.13より12969e'sの電子の入力に対してはコンパレータが動作しているが,12500e's の電子の入力に対してはコンパレータが動作していない.12969e's,12500e'sをエネ ルギーに換算するとそれぞれ70keV,68keVとなる.つまり,上記のスレッショール ドのセットアップにおいて,およそ70keV以下のバックグラウンドが除去できること が分かる.実際に本研究回路を使用する場合には,にはこれまでに見てきたskew条 件,温度条件,電子雑音,電源電圧のゆれなどを考慮し,差動スレッショールドの電 位差を変化させる必要がある.多少バックグラウンドが含まれても,より多くの信号 が必要なのであれば差動スレッショールドの電位差を小さくすればよいし,逆に信号 を多少減らしてでも,バックグラウンドのないクリーンな環境で精密な測定を行いた いのであれば差動スレッショールドの電位差を大きくすればよい.

4.4 ディジタル部

4.4.1 verilog シミュレーション

任意の LATCH8 を W0 ~ W3, R0 ~ R3 で選択した際に,呼び出し及び書き込みが 期待されるように行われることを確認する.

図 3.27 のディジタル回路部には縦に 4 つの REGBNK4 回路が並んでいて,それぞれ の REGBNK4 回路の中に 4 つの LATCH8 回路が縦にならんでいる.つまり,全部で 16 の LATCH8 回路が縦に並んでいることになる.それらの LATCH8 回路の下から 2 番目から上に向かって順に書き込んでき,最後に一番下の LATCH8 回路に書き込む. そうして,全ての LATCH8 回路に書き込みが終了したら,次に同じ順で LATCH8 回 路に保持してある値を読み出していく.モジュールには 1ns の遅延を与えていて,そ れらのモジュールは実回路としては現れていこない.

テストモジュールとしてシミュレーション時刻の基本単位である1ユニットを1ns に設定する.100ns 周期のクロックをカウンターに入力し,そのクロックを計数する. 計数は40nsから開始される.書き込みを行う間隔は計数開始からの経過時間で表す と,下から二番目のLATCH8回路は2000ns,それよりも上の回路には書き込み時間を 1000nsずつ増やしていく.結局,一番上のLATCH8回路には計数開始から16000nsの 間のクロックが書き込まれることになる.一番下のレジスタには計数開始から16020ns の間のクロックが書き込まれる.読み出しは20060nsから書き込みを行ったLATCH8 回路の順に1000ns間隔で行われる.

GG(b) は書き込まれるグレイコードの入力バイナリー表示であり,GG(h) はGG(b) の 16 進表示である.QQ(b) はテストモジュールから読み出される出力グレイコード のバイナリー表示であり,QQ(h) はQQ(b) の 16 進表示である.W は W0 ~ W3 を並 べた表示である.R は R0 ~ R3 を並べた表示である.

図 4.6 にラッチを振る信号である W0,W1,R0,R1 が変化したときを表示した.2040 ns ~ 16040 ns までは一番下以外の LATCH8 回路については 1000 ns 間隔で書き込む ラッチが振られていることがわかる.20060 ns から読み出しを行うが、16060 ns まで に書き込まれた数値が順番、値とも正しく読み出されていることがわかる.このスト ロープ条件では不定値がわからないが波形表示でみると数 ns だが REGBNK4 が切り 替わった直後に出力信号が乱れることがある.これは出力信号と切り替え信号のタイ ミングにずれがあるためだと考えられる.しかし実際に出力信号を取り出す際には切り替わる直前に安定していれば良いので問題はない.

Verilogによるシミュレーションでは当該回路は期待通りに動いた.ゲートには1nsの遅延時間を与えていたのでゲート遅延、配線で問題が生じることはないものと思われる.

	時間 (ns)	信号レベル					
	2040	GG(b)=00011110	QQ(b)=xxxxxxxx	GG(h)=1e	QQ(h)=xx	W=1000	R=0000
	3040	GG(b)=00010001	QQ(b)=xxxxxxx	GG(h)=11	QQ(h)=xx	W=0100	R=0000
	4040	GG(b)=00111100	QQ(b)=xxxxxxx	GG(h)=3c	QQ(h)=xx	W=1100	R=0000
	5040	GG(b)=00101011	QQ(b)=xxxxxxx	GG(h)=2b	QQ(h)=xx	W=0010	R=0000
	6040	GG(b)=00100010	QQ(b)=xxxxxxx	GG(h)=22	QQ(h)=xx	W=1010	R=0000
	7040	GG(b)=01100101	QQ(b)=xxxxxxxx	GG(h)=65	QQ(h)=xx	W=0110	R=0000
聿	8040	GG(b)=01111000	QQ(b)=xxxxxxxx	GG(h)=78	QQ(h)=xx	W=1110	R=0000
吉き	9040	GG(b)=01110111	QQ(b)=xxxxxxxx	GG(h)=77	QQ(h)=xx	W=0001	R=0000
込	10040	GG(b)=01010110	QQ(b)=xxxxxxxx	GG(h)=56	QQ(h)=xx	W=1001	R=0000
ア	11040	GG(b)=01011001	QQ(b)=xxxxxxxx	GG(h)=59	QQ(h)=xx	W=0101	R=0000
	12040	GG(b)=01000100	QQ(b)=xxxxxxx	GG(h)=44	QQ(h)=xx	W=1101	R=0000
	13040	GG(b)=11000011	QQ(b)=xxxxxxxx	GG(h)=c3	QQ(h)=xx	W=0011	R=0000
	14040	GG(b)=11001010	QQ(b)=xxxxxxxx	GG(h)=ca	QQ(h)=xx	W=1011	R=0000
	15040	GG(b)=11011101	QQ(b)=xxxxxxx	GG(h)=dd	QQ(h)=xx	W=0111	R=0000
	16040	GG(b)=11110000	QQ(b)=xxxxxxx	GG(h)=f0	QQ(h)=xx	W=1111	R=0000
	16060	GG(b)=11110001	QQ(b)=xxxxxxxx	GG(h)=f1	QQ(h)=xx	W=0000	R=0000
7	20060	GG(b)=11110001	QQ(b)=00011110	GG(h)=f1	QQ(h)=1e	W=0000	R=1000
	21060	GG(b)=11110001	QQ(b)=00010001	GG(h)=f1	QQ(h)=11	W=0000	R=0100
	22060	GG(b)=11110001	QQ(b)=00111100	GG(h)=f1	QQ(h)=3c	W=0000	R=1100
	23060	GG(b)=11110001	QQ(b)=00101011	GG(h)=f1	QQ(h)=2b	W=0000	R=0010
	24060	GG(b)=11110001	QQ(b)=00100010	GG(h)=f1	QQ(h)=22	W=0000	R=1010
	25060	GG(b)=11110001	QQ(b)=01100101	GG(h)=f1	QQ(h)=65	W=0000	R=0110
	26060	GG(b)=11110001	QQ(b)=01111000	GG(h)=f1	QQ(h)=78	W=0000	R=1110
	27060	GG(b)=11110001	QQ(b)=01110111	GG(h)=f1	QQ(h)=77	W=0000	R=0001
	28060	GG(b)=11110001	QQ(b)=01010110	GG(h)=f1	QQ(h)=56	W=0000	R=1001
	29060	GG(b)=11110001	QQ(b)=01011001	GG(h)=f1	QQ(h)=59	W=0000	R=0101
	30060	GG(b)=11110001	QQ(b)=01000100	GG(h)=f1	QQ(h)=44	W=0000	R=1101
	31060	GG(b)=11110001	QQ(b)=11000011	GG(h)=f1	QQ(h)=c3	W=0000	R=0011
	32060	GG(b)=11110001	QQ(b)=11001010	GG(h)=f1	QQ(h)=ca	W=0000	R=1011
	33060	GG(b)=11110001	QQ(b)=11011101	GG(h)=f1	QQ(h)=dd	W=0000	R=0111
	34060	GG(b)=11110001	QQ(b)=11110000	GG(h)=f1	QQ(h)=f0	W=0000	R=1111
	35060	GG(b)=11110001	QQ(b)=11110001	GG(h)=f1	QQ(h)=f1	W=0000	R=0000

表 4.6: ディジタル回路のシミュレーション結果

第5章 チップ製作

本章では以上のとおり設計された回路を集積化し,一つのチップとして製作するためのプロセスの流れ,及び個々のプロセスについて記述する.

5.1 チップ製作のプロセス

チップ製作のプロセスは以下のステップから成る.

- レイアウト設計・デバイス設計
- DRC,及びLVSによるレイアウト検証作業
- チップ製造

レイアウト設計は(株)デジアン・テクノロジー社の協力で行われた.また,本チッ プ試作は東京大学大規模集積システム設計教育研究センター(VDEC)を通し,MOSIS の協力で行われたものである.MOSISではチップの試作製造サービスとしてマルチ プロジェクト・ウェーハ(MPW)サービスを提供している.MPWサービスとは,複 数の大学や企業から製造を依頼されたチップ・デザインを1枚のウェーハに載せて製 造を行い、製造されたウェーハを切り分けて,チップ・デザインごとに以来元の大学 や企業に提供するサービスのことである.そのため,少量のチップ製造でも安価に行 うことができる.我々が試作依頼したチップの仕様は表 5.1 の通りである.

表 5.1: 試作チップの仕様

チップサイズ	$4mm \times 4mm$
製造プロセス	TSMC0.25 μm CMOS プロセス
オプション	deep-nwell* , 5 層メタル , MIM [†]
ピン数	128^{\ddagger}

^{*}deep-n-well では通常のプロセスよりも深い n-well 領域を作り,その領域内に p-well 領域を作るこ とで p-well 領域を他から孤立させることができる.そのため, p-well 領域と他の領域との干渉を防ぐこ とができる.本研究回路はデジタル・アナログ混載回路であるが,アナログ回路ブロックを deep-n-well 領域内に作ることで,ディジタル回路ブロックとアナログ回路ブロックとの間の干渉を防ぐことができる.

[†]MIM(Metal Insulator Metal) とは容量絶縁膜を金属ではさむ構造のことであり,高容量化,高密度化が可能である.本研究回路におけるキャパシターに利用されている構造である.

[‡]具体的なピン配置は付録 B を参照.

5.2 レイアウト,デバイス設計

レイアウト,デバイス設計に関しては,作業を依頼した(株)デジアン・テクノロ ジー社に本回路の内容を十分理解していただいた上で,それに適した形で設計を進め ていただいた.その上で,本回路のレイアウトにあたって,特別に要求のある点は事 前に伝えておき,そのほかの点についても疑問が生じた場合はこちらに確認していた だくという形で作業は進められた.

まず,デバイス設計とはICの3次元的な構造や,構成要素としての素子レベルの 電気的特性を設計することである.構造面に関しては,トランジスタなどの『能動素 子』はもちろん,抵抗・容量などの『受動素子』,素子間を電気的に分離するための 『素子分離』,さらに電源線やグラウンド線,あるいは素子間を電気的に接続するた めの『配線』などを,どのような構造にするかを決定する.この際,デバイス各部の 最小パターン寸法に関するルールは,製造プロセスに依存し,本研究回路においては 0.25μm である表(5.1).

次にレイアウト設計であるが,これはチップ上の設計図を描く作業である.具体的 には,機能ブロックをチップ内に配置すること,機能ブロックを電気的に相互接続す るために配線することなどが主な作業となる.いかにチップサイズを最小化するか, また要求される動作速度・消費電力に関する性能をどのようにキープするかがポイン トになる.配線に関しては,信号線のほかに電源やグラウンド用配線にも注意する必 要がある.信号や基準電圧を受ける部分の線幅に関しては,信号や基準電圧を受ける トランジスタのサイズによって,流れるドレイン電流が異なるので,信号線の線幅は その大きさに対応するものとした.

5.3 レイアウト検証作業

レイアウト設計のステップにおける最終の作業は , デザインルールチェック (DRC) , 及びレイアウト・バーサス・スケマティック(LVS)という検証作業のプロセスであ る.このデザインルール(設計基準)とはICの内部において,素子各部の平面的な 寸法や隣の部分との間隔,さらに素子間の立体的な相互の位置関係などを決めた基本 的な規則のことである.特に重要な項目は最小寸法であり,今回試作したチップでは, 0.25μm である(表 5.1). デザインルールチェックではチップを製作する会社の設計規 則を満たすかどうかのチェック及び必要な修正を行う.DRC は VDEC へのレイアウ ト設計図提出の際に(株)デジアン・テクノロジー社によって行われた.LVS では回 路設計によって発生させた SPICE ネットリストと,レイアウトから抽出した SPICE ネットリストとをつきあわせて,一致,不一致を確認し,必要な修正を行う.レイア ウトから抽出された SPICE ネットリストには, 付随的にたくさんの抵抗, 容量, さ らに,場合によっては予想外のトランジスタが含まれていることもある.これらの付 随的要素が本来の回路動作を阻害することも有り得る.その結果しだいでは回路の再 設計も検討する必要が出てくる.LVSは(株)デジアン・テクノロジー社によって行 われると同時に,抽出ネットリストを受け取って,東北大にてSPICEシミュレーショ ンを行い,設計段階と同様の結果が得られることを確認した.以上で検証作業は完了 する.

5.4 チップ製造





図 5.1: パッケージングされたチップ

図 5.2: パッケージを開封したチップ

検証を完了したレイアウトデータは, VDEC を通して MOSIS に提出され,そこで チップの製作が進められる.このプロセスは,前工程と後工程に大別される.前工程 は拡散工程とも呼ばれ,シリコンウエー八上に多数の IC を同時に作りこむ工程のこ とである.さらに完成したウエー八上の IC は良,不良を一個ずつチェックされる.後 工程ではウエー八を一個一個 IC チップに切り分け,パッケージングし,さらにボン ディング工程で,IC チップ表面周辺部の電極と,リードフレームのリードを金細線で ー本ー本接続する.これをモールド樹脂で IC チップを包み,チップは完成する.こ のプロセスはすべて MOSIS 側で行われた.図5.1,5.2 は,それぞれ完成したチップ とそのパッケージを開封したものである.

第6章 評価試験



本章では図 6.1 のフローチャートに沿って行った試作チップに対する評価試験の結 果について記述する.外観観察に始まり電源ピンのオープンショートの確認,バイア ス電流値の確認までは期待通りの結果を示したが,ピクセル選択シフトレジスタの動 作確認において重大な問題が発生した.そこで,ピクセル選択シフトレジスタの故障

解析を行うことにした.以下の節でそれぞれの試験内容,及びその結果を記述する*.

^{*}評価試験全般についてのより詳細な解説については [20] を参照.

6.1 チップ試験のためのシステム



図 6.2: チップ試験用の基盤

図 6.2 はチップとチップを載せて試験を行うための基盤である.回路への波形の入 力は FPGA,あるいはファンクションジェネレータを用いた.FPGA は複数の信号を 同時にチップに入力するときに用い,ファンクションジェネレータは少数の信号のみ をチップに入力するときに用いる.波形の観測にはオシロスコープを用いた.

6.2 評価方法,及びその結果

外観観察

光学顕微鏡を用い,特に封止樹脂,及びリードの外観に注目して観察する. 異常は観測されなかった.

電源ピンのオープンショートの確認

本研究回路は安定した電源の供給のために,同じ電源名で複数の電源端子が用意してある.それらの電源端子間が正しくオープン,あるいはショートしているかを確認する.表 6.1 に電源名とその役割を記述してある.端子間のオープンショートについては異常は観測されなかった.

表 6.1: 電源電圧の名称とその役割

名称	役割
VDD	アナログ回路用 2.5V 電源電圧
VSS	アナログ回路用 0V 電源電圧
VDD0	チップ周回部におけるディジタル回路用 2.5V 電源電圧
VSS0	チップ周回部におけるディジタル回路用 0V 電源電圧
VDD1	チップコア部におけるディジタル回路用 2.5V 電源電圧
VSS1	チップコア部におけるディジタル回路用 0V 電源電圧

バイアス電流値の確認

バイアス回路とは,増幅要素,抵抗回路要素等において用いられている定電流源のための基準電流(電圧)を発生させる回路である.本研究回路においては4つのバイアス端子が用意してあり,その名称と役割は表 6.2 の通りである.それぞれのバイアス回路の中心設定は100 μ A であり,各バイアスは CAPB 回路により電流調整されている.シミュレーションでは7kQの抵抗に2.5V電源電圧を印加した状態で100 μ A の電流が流れることが確認された.この結果より,バイアス回路が正常に動作していることが確認された.なお,シミュレーションと実測値との間にずれが生じているが,その理由は実際のチップにおいては等価回路には記されていない既成ダイオードなどが存在するため,等価回路のみに起因しない電流も流れるためである.

表 6.2: バイアス端子の名称とその役割

名称	役割
GENREF	モニタ , 及びテストパルス系統 , LVDS レシーバ用
TMREF	差動増幅器(DIFA), コンパレータ (COMP0) 用
FBREF	帰還回路 (FB4) 用
PRREF	前置増幅器 (PrC2) 用

ピクセル選択シフトレジスタの動作確認

Glue 回路の CAPXY 回路, CAPT 回路にはシフトレジスタが入っており XSEL 信 号をハイレベルにした状態で, XCK 信号を入力すると XCK 信号が入る度にピクセ ルの列を選択するためのセレクト信号が隣の回路に移っていく.そして,ピクセルは 横方向に 6 列並んでいるので, XCK 信号を7発入力するとセレクト信号がチップの 外に出てくることになる.この信号を観測することにより正しくシフトレジスタが動 作しているかどうかが確認できる.図 6.3 は SPICE シミュレーションによる波形で あり, XCK の7発目の立ち上がり時に XSELP 信号が立ち上がり, XSEL 信号が立 ち下がるときに XSELP 信号も立ち下がる様子が確認できる.ここで, XSELP 信号 とは外に出てきたセレクト信号である.一方,図 6.4 は実際に観測された波形である. XSELP 信号が出力されているが, XSELP に同期していなく,期待した出力信号では ない.YCK, YSEL, YSELP の入出力信号を観測したときにも,同様の結果を得ら れた.又,他のチップに対して試験を行った結果も同様なものであった.以上のこと より,ピクセル選択シフトレジスタ回路が正常に動いていないと判断した.



6.3 故障解析

前節において外観観察,電源ピンのオープンショート,及びバイアス電流値の確認 においては本研究回路は正常に動作することを確認できたが,ピクセル選択シフトレ ジスタの動作確認において,致命的な問題が生じていることを発見した.本節では, ピクセル選択シフトレジスタのどの部位に問題が起こっているのかを特定するために 行った故障解析について記述する.故障解析は非破壊検査と破壊検査とからなる.そ れぞれの検査方法,及びその結果について以下で記述する.

6.3.1 非破壊検査

非破壊検査として『I-V 特性測定』,『透過 X 線観察』を行った.それぞれの検査内 容とその結果を以下に記述する.

I-V 特性測定

回路にバイアス電流を流したときの I-V 特性を解析することで,バイアス回路内部に トランジスタができているかを確認する.図6.5 に抽出ネットリストを用いた SPICE シ ミュレーションによる値(T-Spice)と実測値(GENREF,TMREF,FBREF,PRREF) が示されている.このグラフより,実測値においても期待される I-V 特性曲線が見ら れ,バイアス回路内部にトランジスタが作られていることが確認できる.また,バイ アス回路内部にトランジスタが作られていることより,その他の回路においても同様 にトランジスタが作られていると考えられる.なお,実測値とシミュレーション値と の間にずれが見られるが,これはトランジスタパラメータのランダムなばらつきなど によるものであり,問題は生じない.



図 6.5: バイアス回路内部におけるトランジスタの I-V 特性

透過 X 線観察

透過 X 線観察では, X 線が材質,厚さにより透過度が違うことを利用し,内部状態を観察する.この観察により異常が発見されなかったチップについて,以降の破壊検査を行う.一つ,ワイヤに異常があるチップが発見された(図 6.7)が,オープンショートに異常はなかったので以降の破壊検査においても用いた.なお,透過透過 X 線を用いた観測作業は沖エンジニアリング社に依頼した.



図 6.6: チップ周辺図

図 6.7: 不良ワイヤリング

6.3.2 破壊検査

非破壊検査である I-V 特性の測定,透過 X 線観察ではピクセル選択シフトレジスタ 部の異常の原因が発見できなかったので,次いで破壊検査を行った.破壊検査は『パッ ケージ開封』,『内部観察』,『AIN 測定』,『液晶発熱解析』,『EB テストと FIB 加工』か らなる.それぞれの検査内容とその結果を以下に記述する.

パッケージ開封

非破壊検査において,異常が観測されなかったチップについてパッケージの開封を 行う.このときシリコンチップ表面,ワイヤ,リードフレームを損傷してはならない. 科学薬品を用い,パッケージを溶解することでチップ表面を露出する.なお,パッケー ジの開封作業は沖エンジニアリング社に依頼した.



図 6.8: パッケージを開封したチップ

内部観察

光学顕微鏡を用いて,チップ表面に異常がないかを観察する.開封チップの一つに, ボンディングワイヤに異常があるチップが発見された(図6.9).このチップは透過X 線観察においてワイヤに異常があったものである.オープンショートに異常はなかっ たので,以降の破壊検査にも用いた.ワイヤリングに異常のあったものも含めて,開 封したチップ全てを以降の破壊検査に用いた.



図 6.9: 不良ワイヤリング

AIN 測定

本研究回路には 3D ピクセルセンサーとのバンプボンド用に, 各ピクセル回路に AIN パッドが設けられている.ピクセル回路に電源電圧が印加されると, この AIN 端子に オフセット電圧がかかるようになっている.測定結果を図 6.10 に示す.

確かに AIN 端子にオフセット電圧がかかっていることが観測できた.つまり,ピク セル回路には正常に電源電圧が印加されていると考えられる.



図 6.10: AIN の測定結果

液晶発熱解析

チップ表面に液晶を塗布し,液晶の温度による光学的性質の変化を利用し,チップ 表面の温度の変化を観測する.これによって,ピクセル選択シフトレジスタの動作状 況を確認できる.実際に動作しているピクセル選択シフトレジスタ内のフリップ・フ ロップの部分は,温度が上昇し,液晶によって暗く見える(ホットスポット)ことが期 待される.図 6.11 にチップ表面の観測図を示す.フリップ・フロップ上におけるホッ トスポットは観測されなかった.この結果の意味することは,フリップ・フロップは 動作しているが発熱量が足りなかった,あるいは,フリップ・フロップが全く動作し ていなかったということである.なお,液晶発熱解析の観測作業は沖エンジニアリン グ社に依頼した.



図 6.11: 液晶を塗布したチップ.ホットスポットは見られなかった.

EB テストと FIB 加工

電子ビームテスト(EBテスト)を行い,ピクセル選択シフトレジスタの信号がどのように伝わっているのかを観察した.



図 6.12: IO-PAD 付近の画像

図 6.12 はチップに様々な周期の信号を入力したときの入力パッド付近の画像である. 電圧の高低がコントラストの違いによって観測されていることが分かる.FIB 加工に よってチップのメタル層に穴を開け,信号の伝達の様子を EB テストで確認したとこ ろ信号が XSEL の入力パッドの入力抵抗の前までは伝わっているが,入力抵抗の後か らは信号が出ていないことが観測できた.このことから,入力抵抗が非常に高抵抗で あるか,あるいは断線していると推定した.他の信号の入力パッドにおいても,同様 な状況が観測された.図6.13の左の図は入力パッドのレイアウト図であり,右の図は 入力抵抗の部分を拡大した図である.



図 6.13: 入力パッドのレイアウト図(左)と,その入力抵抗部を拡大した図(右)



図 6.14: FIB 加工前(左)とFIB 加工後(右)

図 6.14 の左の図は XSEL 信号の入力パッドの入力抵抗の周辺であり,右の図は同じ 部位に対して FIB 加工により入力抵抗の部分をショートさせた図である.同様な FIB 加工を XCK, YSEL, YCK 信号の入力パッドの入力抵抗に行った.図 6.15 は FIB 加 工により入力パッドの入力抵抗をショートさせた後の XSEL, XCK, XSELP の波形 である.同様に,図 6.16 は FIB 加工により入力パッドの入力抵抗をショートさせた 後の YSEL, YCK, YSELP の波形である.この図よりピクセル選択シフトレジスタ の不具合が修正され,正常な動作,つまり XSEL 信号がハイレベルのときに, XCK 信号が 7 発入ると XSELP 信号が 7 発目の XCK 信号の立ち上がり時にハイレベルに なり, XSEL 信号がローレベルになるときに, XSELP 信号も同時にローレベルになっ ていることが確認できる.YSELP についても同様に正常に動作していることが確認 できる.



次に,入力抵抗の値を大きくした状態で SPICE シミュレーションを行った.その結 果を図 6.17 に示した.図 6.18 は FIB 加工により入力抵抗をショートさせる前の波形 である.この二つの図より,入力抵抗の値を非常に大きくすると SPICE シミュレー ションによりピクセル選択シフトレジスタの不具合を再現できていることが分かる. 以上の結果より,ピクセル選択シフトレジスタの不具合を引き起こしていた原因は入 カパッドの入力抵抗であることを特定できた.



図 6.17: 入力抵抗値を大きくした状態での シミュレーション結果



図 6.18: オシロスコープ画面

第7章 結論

本章ではこれまでの議論についてまとめ,今後の課題を示す.

7.1 まとめ

本研究は ILC における 3D シリコンピクセルセンサーを検出器とするペアモニター の高速カウンティング型読出し回路の開発を目的としたものであった.

具体的な研究内容は以下の2つからなる.

- 回路シミュレータを用いた回路設計,及びその評価
- 試作チップに対する評価試験

「回路シミュレータを用いた回路設計,及びその評価」については,ILCのビーム 構造からの要請より300ns以上の分解能を持ち,0.87msのトレインを16分割したそ れぞれの時間領域におけるヒット数を保持し得る性能の回路の作成が求められていた. アナログ回路部においては,SPICEシミュレーションにより最小間隔300nsで入力さ れる信号電荷を完全に分離・ディジタル化できること,様々なskew条件や温度条件の 下でも十分な性能を発揮すること,また,電子雑音や電源電圧の揺れによる影響も小 さいことが確認された.これらより,アナログ回路部が実用に耐える回路設計である と結論できた.さらに,実際の測定環境においてバックグラウンド分布を除去するた めのスレッショールド電圧を評価し,そのセットアップのもとで十分な性能を持つこ とを確認した.ディジタル回路部においては,verilogシミュレーションによりゲート に1nsの十分な遅延時間を与えた状態で,16ある全てのラッチ回路に対して順に書込 み,次いで読出しを行い,書込まれた数値が順番,値ともに正しく読出されているこ とを確認した.以上のアナログ部,及びディジタル部のシミュレーション結果は,原 理的には十分な性能を持った回路の設計が成されたことを意味している.

「試作チップに対する評価試験」においては,試作チップの動作を設計時のシミュレーション結果と比較し,不一致箇所に対して回路に求められる性能を考慮した上で評価すること,及び不具合個所の特定・修正でが求められていた.図6.1のフローチャートに沿って試験を行い,BIAS電流値の評価までは異常が無いことを確認できたが,コントロールレジスタの評価において異常動作が確認された.チップのパッケージを開封し,内部回路の電気信号の伝達情報をEBテストにより解析し,異状動作の原因が電源IOの入力抵抗であると推量した.続いて,FIBを用いた異常部位の回路修正を行い,コントロールレジスタが正常に動作することを確認できた.それ以降の評価試験についてはまだ成されていなかった.なお,本研究は橋本健太郎君と共同で行われたものであり,試作チップに対する評価試験は橋本健太郎君による論文[20]に詳しい.

7.2 今後について

ここでは,今後必要な研究についてまとめる.主な研究内容として,チップの再試作,新たな試作チップに対する評価試験,及び,放射線耐性試験が挙げられる.それ ぞれの研究内容について以下に記述する.

チップの再試作

本研究回路のデザインの一部を変更し,再度YH01 チップの試作を行う.本研 究回路においては入力パッド部に2000の入力抵抗が含まれており,その抵抗部 において不具合が生じた.この入力抵抗は入力パッドに静電保護の機能を付加 するものであり,極端な電気信号を印加しない限りにおいては入力パッドに静 電保護の機能が無くても回路動作に不具合は生じないと考えられる.このこと より,本研究回路の入力パッド部の入力抵抗の前後のメタル層をショートさせ, レイアウトデザインを入力抵抗を持たないデザインに変更することにする.

また,新しい試作チップの試作に向けてシミュレーションによる評価試験を行った際に,SPICEによるアナログ回路部シミュレーションで,PrC2回路(ピクセル回路のプレアンプ)に図7.1のような発振現象が現れる可能性が露呈した.再 試作では、PrC2回路の安定性改善を目的としたトランジスタを追加することで, 図7.2ように発振現象の改善が見込まれている.デザインの変更箇所は入力手後 部のショート,及びPrC2回路へのトランジスタの追加のみとし,変更箇所を最 小限に抑えることで新しくレイアウト設計をする負担を減らし,MOSISの一番 早い試作日程への提出を目標とする.

• 評価済み試験,及び未評価試験の評価

新たな試作チップが出来上がったら,図6.1のフローチャートに従い,本研究で 行った評価試験を再度行う.これらの評価試験で異常が発見されなければ、『特 定チャンネルをパルスしてアナログモニターの応答を確認』以降の,本研究に おいて未評価であった評価試験を行う.いずれかの評価試験において,不具合 が発生した場合には,その不具合個所を特定するために故障解析を行う.

• 放射線耐性試験

実際に ILC で測定が行われる場合には,チップは様々な放射線にさらされることになる.全ての評価試験をパスした試作チップを,実際の測定環境を考慮した放射線量にさらし,その状態でも十分な性能を維持できることを確認する.



図 7.1: 発振現象



図 7.2: 修正後

付録A 電子雑音

電子雑音には,その発生原因によって分類すると,ショット雑音,熱雑音,フリッカ 雑音などがある.以下それぞれの雑音について述べる.

ショット雑音

ショット雑音とは,ダイオードの逆バイアス電流のような,検出器の漏れ電流に 付随して発生する雑音である.キャリアーが相互に時間的な相関を持たずにド リフトする場合に生ずる雑音であることに特徴がある.ショット雑音は,漏れ電 流を生じている電子素子に並列な電流源であって,雑音パワーが

$$i_n^2 = 2qI_L \left[\mathbf{A}^2 / \mathbf{Hz} \right] \tag{A.0.1}$$

で表せるものとして定義することができる.ただし,ここでqは素電荷を表し, I_L は当該雑音を発生する素子の漏れ電流である.

熱雑音

熱雑音はキャリアーが抵抗体中のフォノンと散乱し合うことによって生ずるものであって,抵抗体 R に直列な電圧源であって,雑音パワーが

$$v_n^2 = 4kTR \left[V^2 / Hz \right] \tag{A.0.2}$$

で表せるものとして,又は,抵抗体 R に並列な電流源であって,雑音パワーが

$$i_n^2 = \frac{4kT}{R} \left[A^2 / \text{Hz} \right] \tag{A.0.3}$$

で表せるものとして定義することができる.

• フリッカ雑音

フリッカ雑音は別名 1/f ノイズと呼ばれているものであって,電子素子がキャリ アートラップを有しているような場合に生ずる雑音である.MOSFETにお いては,酸化膜と半導体の界面にこのような 1/f ノイズに関係するキャリアー トラップが存在し,これによってゲートに直列な雑音電圧が発生することが知 られている.1/f ノイズは,MOSFET の場合には,ゲートに直列な電源であっ て,雑音パワーが,

$$v_n^2 = \frac{k_f I_D^{u_f}}{C_{ox} W L F} \left[V^2 / Hz \right]$$
(A.0.4)

のように表せることが知られている. k_f を「フリッカ雑音係数」, a_f を「フリッカ雑音指数」という.本来 f/1 ノイズは I_D についての揺らぎとして生ずるものであるが, g_m を介してゲート電圧の揺らぎを生ずるのである.雑音パワーの表式から,MOSFETのゲート面積を大きく採ることによって,1/f雑音は低減できることが分かる.

付録B チップのピン配置



図 B.1: チップとピン配置の対応図

類似した信号はできるだけ近いところに配置する.アナログとディジタル間の干渉 を避けるため,アナログピンとディジタルピンはできるだけ隣接させないようにする. これらがピン配置において考慮されるべき点である.この他に,レイアウト設計の都 合を考えてピン配置は決定される.本研究回路においてはT1~T32にアナログ用の ピンを配置し,B1~B32,及びL1~L32にディジタル用のピンを配置した.なお,R1 ~R32は本研究回路においては使用しないピンである.

以下,本研究回路における全てのピン配置を示す.

通番		信号名称	パッド名称	備考
1	B1	VDD0	PVDD0	ディジタルパッド用 2.5V
2	B2	VDD0	PAD	ディジタルパッド用 2.5V
3	B3	VDD1	PVDD1	ディジタルコア用 2.5V
4	B4	VDD1	PAD	ディジタルコア用 2.5V
5	B5	VSS0	PVSS0	ディジタルパッド用 0V
6	B6	VSS0	PAD	ディジタルパッド用 0V
7	B7	VSS1	PVSS1	ディジタルコア用 0V
8	B8	VSS1	PAD	ディジタルコア用 0V
9	B9	INIT	PDIN	CMOS 入力
10	B10	RST	PDIN	CMOS 入力
11	B11	YSELP	PDOUT	CMOS 出力
12	B12	$\mathbf{R0}$	PDIN	CMOS 入力
13	B13	$\mathbf{R1}$	PDIN	CMOS 入力
14	B14	R2	PDIN	CMOS 入力
15	B15	$\mathbf{R3}$	PDIN	CMOS 入力
16	B16	$\mathbf{Q0}$	PDOUT	CMOS 出力
17	B17	Q1	PDOUT	CMOS 出力
18	B18	Q2	PDOUT	CMOS 出力
19	B19	Q3	PDOUT	CMOS 出力
20	B20	$\mathbf{Q4}$	PDOUT	CMOS 出力
21	B21	$\mathbf{Q5}$	PDOUT	CMOS 出力
22	B22	$\mathbf{Q6}$	PDOUT	CMOS 出力
23	B23	$\mathbf{Q7}$	PDOUT	CMOS 出力
24	B24	XSELP	PDOUT	CMOS 出力
25	B25	VSS1	PAD	ディジタルコア用 0V
26	B26	VSS1	PVSS1	ディジタルコア用 0V
27	B27	VSS0	PAD	ディジタルパッド用 0V
28	B28	VSS0	PVSS0	ディジタルパッド用 0V
29	B29	VDD1	PAD	ディジタルコア用 2.5V
30	B30	VDD1	PVDD1	ディジタルコア用 2.5V
31	B31	VDD0	PAD	ディジタルパッド用 2.5V
32	B32	VDD0	PVDD0	ディジタルパッド用 2.5V

表 B.1: B1~B32 (通番1~32)のピンレイアウト

通番		信号名称	パッド名称	備考
33	R32			—
34	R31	—		
35	R30			—
36	R29	—		
37	R28			—
38	R27			
39	R26			—
40	R25			—
41	R24			—
42	R23			—
43	R22			—
44	R21			—
45	R20			—
46	R19	—		
47	R18	—		—
48	R17	—		—
49	R16	—		—
50	R15	—		—
51	R14			—
52	R13			—
53	R12			—
54	R11			—
55	R10	—		—
56	R9			—
57	R8	—		—
58	R7			—
59	R6			—
60	R5			—
61	R4			—
62	R3			—
63	R2	_		—
64	R1	_		

表 B.2: R1~R2(通番33~64)のピンレイアウト(本回路においては使用していない)

通番		信号名称	パッド名称	備考
65	T32	VDD	PVDD	アナログ用 2.5V
66	T31	VDD	PAD	アナログ用 2.5V
67	T30	VSS	PVSS	アナログ用 0V
68	T29	VSS	PAD	アナログ用 0V
69	T28			
70	T27			—
71	T26			—
72	T25			—
73	T24			
74	T23			—
75	T22			—
76	T21	—		—
77	T20	—		
78	T19	VSS	PAD	アナログ用 0V
79	T18	VSS	PAD	アナログ用 0V
80	T17	VDD	PAD	アナログ用 2.5V
81	T16	VDD	PVDD	アナログ用 2.5V
82	T15	VSS	PVSS	アナログ用 0V
83	T14	VSS	PAD	アナログ用 0V
84	T13	MONOUT	PATH	アナログモニター出力
85	T12	TPDC1	PATH	アナログテストパルス
86	T11	TPDC0	PATH	アナログテストパルス
87	T10	PRREF	PATH	電流設定
88	T9	FBREF	PATH	電流設定
89	T8	TMREF	PATH	電流設定
90	T7	GENREF	PATH	電流設定
91	T6	VTHA	PATH	アナログオフセット調整
92	T5	VTHB	PATH	アナログオフセット調整
93	T4	VSS	PAD	アナログ用 0V
94	T3	VSS	PVSS	アナログ用 0V
95	Τ2	VDD	PAD	アナログ用 2.5V
96	T1	VDD	PVDD	アナログ用 2.5V

表 B.3: T1~T32 (通番 65~96)のピンレイアウト

通番		信号名称	パッド名称	備考
97	L1	VDD0	PVDD0	ディジタルパッド用 2.5V
98	L2	VDD0	PAD	ディジタルパッド用 2.5V
99	L3	VDD1	PVDD1	ディジタルコア用 2.5V
100	L4	VDD1	PAD	ディジタルコア用 2.5V
101	L5	VSS0	PVSS0	ディジタルパッド用 0V
102	L6	VSS0	PAD	ディジタルパッド用 0V
103	L7	VSS1	PVSS1	ディジタルコア用 0V
104	L8	VSS1	PAD	ディジタルコア用 0V
105	L9	XSEL	PDIN	CMOS 入力
106	L10	XCK	PDIN	CMOS 入力
107	L11	YSEL	PDIN	CMOS 入力
108	L12	YCK	PDIN	CMOS 入力
109	L13	DIN	PDIN	CMOS 入力
110	L14	DOUT	PDOUT	CMOS 入力
111	L15	WCK	PDIN	CMOS 入力
112	L16	WR	PDIN	CMOS 入力
113	L17	TPEXEC1	PDTHR	LVDS 入力
114	L18	TPEXEC0	PDTHR	LVDS 入力
115	L19	ENB1	PDTHR	LVDS 入力
116	L20	ENB0	PDTHR	LVDS 入力
117	L21	W31	PDTHR	LVDS 入力
118	L22	W30	PDTHR	LVDS 入力
119	L23	W21	PDTHR	LVDS 入力
120	L24	W20	PDTHR	LVDS 入力
121	L25	W11	PDTHR	LVDS 入力
122	L26	W10	PDTHR	LVDS 入力
123	L27	W01	PDTHR	LVDS 入力
124	L28	W00	PDTHR	LVDS 入力
125	L29	VSS1	PAD	ディジタルコア用 0V
126	L30	VSS0	PAD	ディジタルパッド用 0V
127	L31	VDD1	PAD	ディジタルコア用 2.5V
128	L32	VDD0	PAD	ディジタルパッド用 2.5V

表 B.4: L1~L32 (通番 97~128)のピンレイアウト

付録C ディジタル回路の波形

4章でディジタル回路のシミュレーション結果の表を示した.ここでは同じシミュレーション結果を波形で表す.表 C.1 に信号名の説明を示した.

表 C.1: 信号名の説明

信号名	説明
ck	カウンタに入力される 100ns 周期のクロック
GG[7:0]	書き込まれる入力グレイコードの 16 進表示
QQ[7:0]	読み出される出力グレイコードの 16 進表示
RLSEL[3:0]	読み出す LATCH8 を選択する RLSEL0 ~ RLSEL3 を並べたもの
WLSEL[3:0]	書き込む LATCH8 を選択する WLSEL0 ~ WLSEL3 を並べたもの
RSEL[3:0]	読み出す REGBNK4 を選択する RSEL0 ~ RSEL3 を並べたもの
WSEL[3:0]	書き込む REGBNK4 を選択する RSEL0 ~ RSEL3 を並べたもの

Waveform 1 - SimVision Page 1 of Cursor = 0 Baseline = 0 1000ns |2000ns 3000ns Cursor-Baseline = 0 пп ппп _____ _____ ппп æ ck 0 ′ h**⊧** Ð ġġġġġġ GG[7:0] 18 1A 18 1F 11 ⊡ ′ h**⊧** QQ[7:0] RLSEL[3:0] 'hx Ð WLSEL[3: 'hx **X**4 2 ⊡ 18 'hx œ RSEL[3:0] 'hx () B Ð WSEL[3:0]

Waveform 1 - SimVision

Page 2 of



Printed on Sat Aug 20 14:33:11 JST 2005

Printed by SimVision from Cadence Design Systems,

図 C.1: ディジタル回路の波形 (0ns ~ 7200ns)

Waveform 1 - SimVision



Waveform 1 - SimVision





Printed on Sat Aug 20 14:33:11 JST 2005

Printed by SimVision from Cadence Design Systems,

Waveform 1 - SimVision





Page 6 of

Page 5 of



Printed on Sat Aug 20 14:33:11 JST 2005

Printed by SimVision from Cadence Design Systems, I

図 C.2: ディジタル回路の波形 (7200ns~21600ns)

Waveform 1 - SimVision

Cursor = 0 Baseline = 0 Cursor-Baseline = 0			22,000ns		23,000ns			24,000ns		25, 0	
	.	ck	0	സസ	nnnn	nnn	unn	സസ	ww	uuu	സസ
Ð	- 🔁	GG[7:0]	′ h ⊧	F1							
Ð	- C	QQ[7:0]	′ h▶	3C	2B	X:	22		65		78
Đ	÷	RLSEL[3:0]	'hx	D	Е	X F	P				
Ð	 •••• 	WLSEL[3:)	'hx	0							
Ð	÷	RSEL[3:0]	'hx	8		4	4				
•	- T	WSEL[3:0]	'hx	0							

Waveform 1 - SimVision

Page 8 of



Printed on Sat Aug 20 14:33:11 JST 2005

Printed by SimVision from Cadence Design Systems,

Waveform 1 - SimVision

Page 9 of





Page 10 of



Printed on Sat Aug 20 14:33:11 JST 2005

Printed by SimVision from Cadence Design Systems, I

図 C.3: ディジタル回路の波形 (21600ns ~ 36000ns)

参考文献

- [1] GLD Concept Study Group, GLD Detector Outline Document Version 1.2, arXiv:physics/0607154.
- [2] K.Abe et al. [ACFA Linear Collider Working Group Collaboration], Particle physics experiments at JLC, arXiv:hep-ph/0109166.
- [3] GLC Project Report (2003).
- [4] CDF and D0 Collaborations, Talk given at 14th Rencontres de Physique de la Valle d'Aoste: Results and Perspectives in Particle Physics, La Thuile, Valle d'Aoste, Italy, 27 Feb-4 Mar 2000 (hep-ex/0005030).
- [5] T.Tauchi and K.Yokoya, Nanometer Beam-Size Measurement during Collisions at Linear Colliders, KEK-Preprint 94-122(1995).
- [6] H.Yamamoto and T.Fujikawa, Beam Profile Monitor- Crossing angle, z location, and B field : a preliminary study -, a talk given at ILC MDI workshop, SLAC, January 2005, http://wwwconf.slac.stanford.edu/mdi/talks/ForwardRegion/Yamamoto-bmprof.pdf.
- [7] T.Shintake, Beam-Profile Monitor for Very Small Transverse and Longitudinal Dimensions using Laser Interfermeter and Heterodyne Tecniques, KEK-Preprint 96-81(1996).
- [8] C.Kenny, S.Parker, J.Segal and Chris Storment, Silicon Detector with 3-D Electrode Arrays: Fabrication and Initial Test Results, IEEE Trans.Nucl.Sci.46, No4(1999).
- [9] Sherwood I. Parker, Development of radiation hard, 3D-electrode array, silicon radiation sensors, LCRD UCLC proposal(2005).
- [10] H.Ikeda, *Electronics for Particle Measurement*, KEK Report2002-8.
- [11] 池田 博一,「電子回路講義案」, KEK Report2001-8.
- [12] 池田 博一,「高度センサー信号処理のための Analog-VLSI Open-IP(Index)」, 宇宙航空研究開発機構内部書類.
- [13] OHO'06 高エネルギー加速器セミナー講義テキスト (2006).
- [14] ILC Home web page, http://www.linearcollider.org/cms/.

- [15] GLD study for ILC web page, http://ilcphys.kek.jp/gld/.
- [16] 西郷 学,修士論文「リニアコライダーにおけるナノメータビームサイズ測定方 法の研究」,東北大学.
- [17] 田中 諭志,修士論文「リニアコライダーにおけるビームプロファイルモニター 用読み出し回路の開発」,東北大学.
- [18] 畦田 昌嗣,修士論文「リニアコライダーのビーム形状測定のためのシリコンピ クセル読み出し回路の研究」,東北大学.
- [19] 藤川 智暁,修士論文「リニアコライダーに於けるクオークエネルギー再構成の 研究」,東北大学.
- [20] 橋本 健太郎,修士論文「ILC衝突点モニター用ピクセル検出器読み出し回路の性能評価」,東北大学.

謝辞

東北大学に入学してから,早6年の歳月が過ぎようとしています.6年前,当時19歳の私は「今の宇宙がかくある理由」に強い関心を持っており,その真理の追求を求め「宇宙の始まり」の研究に関わりたいと考えていました.本研究テーマで扱っている ILCとは,まさに「宇宙の始まり」を作り出す加速器であり,モチベーションを満たしうる研究テーマでした.そのような研究を続けられた修士の2年間,及びそれに向けての勉強を積んできた4年間の計6年間は至福のときでした.

本研究のテーマを選び,研究に取り組み,そして論文として執筆するに当たり,研 究室の内外を問わず多くの方々のご協力,ご指導を頂きました.この場をお借りして, 心よりの感謝を申し上げます.

まず始めに,指導教官であり,ILC実験に参加するきっかけを与えて下さった山本 均先生に感謝致します.ILCが物理界において果たすべき使命を理解したときに,そ のスケールの大きさにビビリながらも,その一助を担うべく研究ができることに大き な喜びを覚えました.

山口晃先生には,学部生時代に担任をして頂いたこともあり,学部生時代から長期 に渡ってご指導を頂きました.そして,学部1年生のときに KEK 見学ツアーに連れ て行って頂きました.思えば,あれが加速器の世界への第一歩でした.

長嶺忠先生には回路に関して,及び測定システムの構築において,多大な助言を頂 きました.また,修士論文を書くに当たって様々な参考文献,及びアドバイスを頂き, 修士論文の完成度を上げることができました.

JAXA の池田博一先生には,回路の原案を示して頂き,また,どんなに初歩的な質問にも,迅速な回答とアドバイスをして頂きました.回路に対して全くの無知であった私が,こうして回路に関しての論文を書くことができたのは先生のお導きのおかげです.

大阪大学の三浦克介先生には,多忙であるにもかかわらず快く我々の訪問を受け入れ,積極的に故障解析装置の取り扱いを説明して頂きました.ピクセル選択シフトレジスタの信号が回路内部に伝わっていることを確認した瞬間 ・・・. — 時計は既に AM5:00を回っていた.優しくも残酷な朝日に辺りは包まれようとしている.ファンの低音が鳴り響く実験室,その場には私と橋本君と三浦先生だけがいた ・・・. — そう,あの瞬間が研究を通して最も感動した瞬間でした.

菊池直規さん(以下,きち さんと表記)の物理に対する姿勢には見習うべき点が 多々ありました.また,進路に迷っていたときにはドクターの魅力について熱く語っ てくれましたね.その言葉に私の心は大きく揺れ動いていたんですよ.でもきち さ んは….

岐部佳朗君の目標に向かって黙々と勉強・研究を続ける様に,脅威を感じると同時 に尊敬もしていました.立派な研究者となることを期待しています.

土屋泰君は,毎朝早くから研究室に来て,自分の研究を着々と進めていましたね.
修論提出間際,発表間際になっても,自分のペースを貫き通し,また,そのペースを 貫き通せるだけの研究を普段から続けていたことに脱帽です.

今野百合さんは,私の背後の席でいつもカタカタとキーボードを打っていて,俺も 研究やらなきゃ」というプレッシャーを受けていました.周囲に流されず,どんなに 遅くになろうとも,どんなに体調が悪くとも,自分のやるべき研究をきっちり終わら せる『働きマン』っぷりに感銘を受けました.

中島恭平君(以下,恭平と表記)の年が明ける直前まで修論には手をつけず,ひた すら実験を進めている姿,そして本当に修論書けるの?という周囲の心配をよそに電 光石火で修論を書き上げてしまった姿に『漢』を感じました.また,箸を持つたびに 嬉しそうに「流れ」の構えを取る恭平にも『漢』を感じるのでした….

海老原高士君(以下,エビちゃんと表記)には,いつも美味しいコーヒーを飲ませてもらいました.何でも器用にこなすエビちゃんが羨ましかったです.将来,ニュートリノセンター OB でエビちゃんの店に集まって,エビちゃんの淹れるコーヒーを飲めたらいいですね.

中村有希さん(以下ゆっき~と表記)の独特の言葉遣い・空気にはいつも癒されて いました.それから,…,え~っと,…,イロイロとごめんなさい.ゆっき~のホカ 弁食べてごめんなさい.これからも仲良くしてください.

谷宣廣君は、「必殺遊び人」の名に相応しく、イロイロな遊びを知っていました.また、ここ一番の追い込みと集中力には圧倒されるばかりでした.仕事と遊びのメリハリをつけて、今後の人生を謳歌していくことは間違いないでしょう.また、大阪大学に出張に行ったときには、谷君の家族の方にもお世話にまりました.食べきれないほどのケーキとお菓子、美味しかったです.

橋本健太郎君(以下,ハッシーと表記)には,同じ Belle グループとして,共同研 究のパートナーとして最もお世話になりました.ハッシーとは結果が全く出ない苦し みを,このままじゃ修論が書けないじゃんという苦しみを,そして,どうやって修論 の書くパートを分けたらいいんだよっていう苦しみをを分かち合って研究してきまし たね.私が大阪大学出張中にノロウイルスで倒れてしまったときには,一人で研究を 続け結果を出してくれたね.修論直前の泊まりこみ用に,一緒にエアーベッドを買っ て並べたね.ハッシーが友好の架け橋となることで,今の M2 の和気藹々な関係が生 まれたんだよ.そのおかげで,この研究室での生活をとても楽しく過ごすことができ たよ.

堀井康之君が M2 になるときには Belle グループのドクターが全くいなくなってし まいますが,山本先生,山口先生,長嶺先生,新しく来る助手,助教授の方々,そし て4年生の佐々木君,伊藤君,草野君と共に Belle グループを盛り上げていってくだ さい.大丈夫.堀井君なら一人でも Belle Boys を継承し, Belle Boys 筆頭としてやっ ていけるさ.

Belle Boys Jr. の佐々木励君,草野智則君,伊藤和俊君の積極的にセミナーを行い, 熱心に研究をしている様を見て,安心して Belle Boys の名を引き継ぐことができま す.特に,私の研究を直接引き継ぐことになる佐々木励君には大きな期待をしていま す.この研究がノーベル賞への第一歩です.

最後に,私を様々な面で支え,鼓舞してくれた家族,友人に深く感謝します.みん な本当にありがとう!!